УСТРОЙСТВО ДЛЯ ВВОДА АНАЛОГОВОЙ ИНФОРМАЦИИ В ЦИФРОВУЮ ВЫЧИСЛИТЕЛЬНУЮ МАШИНУ Российский патент 1994 года по МПК G06F13/00 

Изобретение относится к вычислительной технике и может быть использовано для сопряжения преобразователей измерительной информации с электронной вычислительной машиной (ЭВМ) в интересах автоматизации обработки информации.

Цель изобретения - повышение надежности.

Структурная схема устройства представлена на чертеже.

Устройство содержит генератор 1 тактовых импульсов, первый элемент 2 задержки, аналого-цифровой преобразователь 3, первый элемент НЕ 4, первый триггер 5, первый элемент И 6, первый регистр 7, второй элемент И 8, второй элемент НЕ 9, блок 10 элементов И, второй элемент 11 задержки, второй триггер 12, третий элемент И 13, распределитель 14 импульсов, второй регистр 15, формирователь 16 импульсов сброса, второй элемент 17 сравнения, четвертый элемент 18 сравнения, формирователь 19 стробимпульса, первый элемент 20 сравнения, пятый элемент 21 сравнения, шестой элемент 22 сравнения, пятый элемент И 23, третий элемент 24 сравнения, четвертый элемент И 25, седьмой элемент 26 сравнения, второй элемент ИЛИ 27, блок 28 элементов ИЛИ, третий и первый элементы ИЛИ 29 и 30, информационный и установочный входы 31 и 32, тактовый вход 33, контрольные выходы 34 первой группы, синхровыход 35, контрольный выход 36, информационные выходы 37, контрольные выходы 38 третьей группы, контрольные выходы 39 второй группы.

Устройство для ввода аналоговой информации в цифровую вычислительную машину работает следующим образом.

После включения по входу 32 производится установка в исходное состояние триггеров 5, 12, распределителя 14 импульсов, второго регистра 15, первого регистра 7. С приходом первого импульса с генератора 1 тактовых импульсов через открытый парафазный элемент И 6 поступают импульсы, и с помощью сигнала с измерительного прибора на входе 31 происходит запуск аналого-цифрового преобразователя 3. По окончании первого цикла преобразования код первого числа записывается в регистр 7, а по сигналу с второго выхода аналого-цифрового преобразователя 3, задержанному в элементе 2 задержки, перебрасывается первый триггер 5, запирая парафазный элемент И 6 и открывая парафазный элемент И 8, на выходе которого формируется сигнал 1, 0.

По переднему фронту импульса с выхода парафазного элемента И 8 сформированным сигналом 1, 0 открывается блок 10 элементов И и код числа регистра 7 переписывается в регистр 15, а задержанным в элементе 11 задержки сигналом перебрасываются триггеры 5 и 12 и приводится в исходное состояние регистр 7, при этом на выходе парафазного элемента И 8 формируется запрещающий сигнал 0, 1. Таким образом, создаются условия для очередного запуска аналого-цифрового преобразователя 3 от генератора 1 и одновременно для прохождения в устройство тактовых импульсов от ЭВМ на вход 33.

Первый тактовый импульс от ЭВМ, который поступает на вход 33 через открытый парафазный элемент И 13, на выходе которого формируется код 1, 0, запускает распределитель 14 импульсов и формирователь 19 стробимпульсов. По сигналу с первого и второго выходов распределителя 14 импульсов и синхроимпульсу с выхода формирователя 19 стробимпульсов, связанного с выходом 35 устройства, формируется и одновременно передается сигнал в регистр ЭВМ через блок элементов ИЛИ, код символа пробела.

По второму тактовому импульсу ЭВМ формируется сигнал на третьем и четвертом выходах распределителя 14 импульсов, осуществляющий через парафазный элемент И 23 передачу кода знака первого числа первого и второго разрядных выходов блока и регистра 15 на вход блока 28 элементов ИЛИ, где происходят формирование машинного кода и передача в ЭВМ.

Последующими тактовыми импульсами от ЭВМ возбуждаются пятый и шестой выходы распределителя 14 импульсов, осуществляющего считывание с третьего и четвертого разрядных выходов регистра 15 через парафазный элемент И 25 и блок 28 элементов ИЛИ, через его вход кода первого числа с последующей выдачей его в ЭВМ. Количество одновременно передаваемых разрядов числа определяется разрядностью перфоленточного канала конкретной ЭВМ.

Во время передачи последней группы разрядов числа в момент окончания считывания кода числа по заданному фронту импульса с пятого выхода распределителя 14 импульсов в формирователе 16 импульса сброса формируется сигнал, устанавливающий триггер 12 в исходное состояние, при котором закрывается парафазный элемент И 13 и открывается парафазный элемент И 8. Сигналом с выхода парафазного элемента И 8 код второго числа, записанный в регистре 7 в результате преобразования информации во время цикла передачи в ЭВМ кода первого числа, считывается в регистр 15, и задержанным в элементе 11 задержки сигналом перебрасываются триггеры 5 и 12, открывая парафазные элементы И 6 и 13 и закрывая парафазный элемент И 8, создавая тем самым условия для ввода в ЭВМ кода второго слова и начала преобразования кода третьего слова.

Таким образом, одновременно с вводом информации в ЭВМ из регистра 15 происходят преобразование следующей измеряемой величины в цифровой код и запись ее в регистр 7 для последующей передачи в регистр 15. Ввод информации в ЭВМ может продолжаться до прекращения поступления из ЭВМ тактовых импульсов.

Для ввода информации в ЭВМ, работающей с каналом в регистре запроса, в качестве тактовых импульсов ЭВМ могут быть использованы сигналы запросов от ЭВМ на прием информации.

С помощью всех элементов сравнения осуществляется постоянный контроль всех парафазных элементов И, распределителя 14 импульсов, регистра 15. При формировании на выходе этих элементов кода 0, 0 или 1, 1 сигнал через элементы ИЛИ 27, 29 поступает на выход 36.

При возникновении неисправностей в парафазных элементах И 6, 8, 13, 23, 25 и блоке 28 элементов ИЛИ формируется код 0, 0 или 1, 1, который свидетельствует о наличии неисправности.

Преимуществами устройства являются повышение уровня его контролепригодности за счет вводимых элементов: распределителя импульсов, буферного регистра, парафазного элемента ИЛИ, всех парафазных элементов И, всех элементов сравнения, что позволяет сократить время локализации места неисправности устройства; повышение достоверности функционирования за счет ввода элементов на величину, пропорциональную вероятности возникновения неисправности в элементах устройства. Это позволяет сократить время обнаружения неисправности в устройстве. (56) Авторское свидетельство СССР N 1013940, кл. G 06 F 13/00, 1982.

Изобретение относится к вычислительной технике и может быть использовано для сопряжения преобразователей измерительной информации с электронной вычислительной машиной. Изобретение позволяет повысить уровень контролепригодности и повысить достоверность функционирования устройства. За счет увеличения значения коэффициента однозначности локализации неисправности, что позволяет сократить время локализации места неисправности, а также за счет постоянного контроля элементами сравнения парафазных элементов И, парафазного элемента ИЛИ, распределителя импульсов, буферного регистра. Достоверность функционирования увеличивается на величину, пропорциональную вероятности появления неисправности в элементах устройства. 1 ил.

УСТРОЙСТВО ДЛЯ ВВОДА АНАЛОГОВОЙ ИНФОРМАЦИИ В ЦИФРОВУЮ ВЫЧИСЛИТЕЛЬНУЮ МАШИНУ, содержащее аналого-цифровой преобразователь, первый выход которого соединен с информационным входом первого регистра, выход которого соединен с первым входом блока элементов И, выход которого соединен с информационным входом второго регистра, выход генератора тактовых импульсов соединен с первым прямым входом первого элемента И, прямой выход которого соединен с первым управляющим входом аналого-цифрового преобразователя, второй управляющий вход которого соединен с инверсным выходом первого триггера, прямой выход которого соединен с вторым прямым входом первого элемента И и первым прямым входом второго элемента И, прямой выход которого соединен с вторым входом блока элементов И и входом первого элемента задержки, выход которого соединен со счетными входами триггеров, входы сброса которых являются установочным входом устройства, инверсный выход второго триггера соединен с первым инверсным входом второго элемента И, прямой выход второго триггера - с первым прямым входом третьего элемента И, прямой выход которого соединен с информационным входом распределителя импульсов и входом формирователя строб-импульса, выход которого является синхровыходом устройства, второй прямой вход третьего элемента И является тактовым входом устройства, второй выход аналого-цифрового преобразователя соединен с входом второго элемента задержки, выход которого соединен с установочным входом первого триггера, третий прямой выход распределителя импульсов соединен с первым прямым входом четвертого элемента И и входом формирователя импульсов сброса И, выход которого соединен с установочным входом второго триггера, первый прямой выход второго регистра соединен с первым прямым входом пятого элемента И, второй прямой выход второго регистра - с вторым прямым входом четвертого элемента И, прямые выходы четвертого и пятого элементов И соединены с первым и вторым прямыми входами блока элементов ИЛИ, информационный вход аналого-цифрового преобразователя является информационным входом устройства, отличающееся тем, что, с целью повышения надежности устройства, в него введены семь элементов сравнения, два элемента НЕ и три элемента ИЛИ, первый и второй входы первого элемента ИЛИ соединены с установочным входом устройства и выходом первого элемента задержки соответственно, а выход - с входом сброса первого регистра, первый и второй инверсные входы первого элемента И соединены с выходом первого элемента НЕ и инверсным выходом первого триггера соответственно, вход первого элемента НЕ соединен с выходом генератора тактовых импульсов, второй инверсный и второй прямой входы второго элемента И соединены с инверсным выходом первого триггера и прямым выходом второго триггера соответственно, прямые и инверсные выходы первого и второго элементов И являются контрольными выходами первой группы устройства, второй инверсный вход третьего элемента И соединен с выходом второго элемента НЕ, вход которого соединен с тактовым входом устройства, первые прямой и инверсные выходы распределителя импульсов соединены с входами первого элемента сравнения и третьими прямым и инверсным входами блока элементов ИЛИ, вторые прямой и инверсный выходы распределителя импульсов соединены с входами второго элемента сравнения и вторыми прямым и инверсным входами пятого элемента И, прямой и инверсный выходы которого соединены с входами третьего элемента сравнения, третьи прямой и инверсный выходы распределителя импульсов соединены с входами четвертого элемента сравнения, первые прямой и инверсные выходы регистра соединены с входами пятого элемента сравнения, а вторые прямой и инверсный выходы второго регистра соединены с входами шестого элемента сравнения, прямой и инверсный выходы четвертого элемента И соединены с входами седьмого элемента сравнения, выходы первого, второго и третьего элементов сравнения соединены с соответствующими входами второго элемента ИЛИ, выход которого является контрольным выходом устройства, выходы четвертого - седьмого элементов сравнения соединены с входами третьего элемента ИЛИ, выход которого соединен с четвертым входом второго элемента ИЛИ, первый и второй инверсные входы блока элементов ИЛИ соединены с инверсными выходами четвертого и пятого элементов И соответственно, первый и второй инверсные входы четвертого элемента И соединены с третьим инверсным выходом распределителя импульсов и вторым инверсным выходом второго регистра соответственно, вход сброса которого соединен с установочным входом устройства, первые инверсные входы третьего и пятого элементов И соединены с инверсным выходом второго триггера И и первым инверсным выходом второго регистра соответственно, выходы третьего элемента И являются контрольными выходами второй группы, выходы блока элементов ИЛИ являются информационными и контрольными выходами третьей группы устройства.