ОБНАРУЖИТЕЛЬ-ИЗМЕРИТЕЛЬ ДОПЛЕРОВСКИХ СИГНАЛОВ Российский патент 1994 года по МПК G01S13/58 

Изобретение относится к области радиолокации и предназначено для измерения скорости объекта; может быть использовано в радиолокационных системах распознавания, а также радиолокационных станциях управления воздушным движением для обнаружения и измерения скорости летательных аппаратов.

Известна импульсная РЛС с цифровой обработкой сигналов, состоящая из последовательно включенных АЦП, схемы подавления отражений и блока обработки доплеровской частоты, включающего преобразователь прямоугольных координат в полярные, блока задержки, сумматор, преобразователь полярных координат в прямоугольные и пороговую схему. Однако данное устройство обладает низкой точностью и усложненной реализацией из-за наличия двойного преобразования координат.

Известна также доплеровская РЛС для измерения скорости, состоящая из последовательно включенных гауссовского фильтра, двух каналов и устройства деления; каждый состоит из последовательно включенных линии задержки, детектора, ФНЧ и сумматора. Однако данное устройство использует непрерывный сигнал, что не обеспечивает высокой разрешающей способности радиолокационной станции и снижает дальность обнаружения по сравнению с импульсным режимом излучения.

Наиболее близким к изобретению является радиолокационное устройство для обнаружения движущейся цели, содержащее последовательно включенные блоки задержки, умножитель комплексных чисел и вычитатель. Однако это устройство обладает низкой точностью и неоднозначностью измерения, обусловленной периодичностью зондирующего сигнала.

Целью изобретения является повышение точности и расширение линейных пределов однозначности измерения скорости.

Для этого в радиолокационное устройство обнаружения движущейся цели, содержащее последовательно включенные блоки задержки, умножитель комплексных чисел и вычитатель, введены дополнительно первый и второй ключи, объединенные входы которых являются входом устройства, первый элемент НЕ, вход которого подключен к выходу блока управления и является управляющим входом второго ключа, а выход является управляющим входом первого ключа; выход второго ключа является входом первого блока задержки, выход которого объединен с выходом первого ключа и является входом второго блока задержки и вторым входом умножителя комплексных чисел, первым входом которого является выход второго блока задержки, причем первый квадратурный канал с выхода второго блока задержки подключен к входу умножителя комплексных чисел непосредственно, а второй - через первый инвертор; выход умножителя комплексных чисел является входом блока усреднения, выход которого подключен к входу блока вычисления фазы, а также к входу блока объединения; выход блока вычисления фазы подключен к второму входу вычитателя, к первому входу которого подключен выход элемента задержки, вход которого является также выходом блока вычисления фазы; выход вычитателя подключен к объединенным входам третьего и четвертого ключей, управляющие входы которых подключены к выходу блока управления: третьего ключа - через второй элемент НЕ, а четвертого ключа - непосредственно; кроме того, выход четвертого ключа является входом второго инвертора, выход которого подключен к входу пятого ключа, к которому также подключен выход третьего ключа; управляющим входом пятого ключа является выход порогового устройства, первым входом которого является выход блока объединения, а вторым входом - выход первого элемента памяти; выход пятого ключа является первым входом перемножителя, вторым входом которого является выход второго элемента памяти, выход перемножителя является выходом устройства.

Отличительными от прототипа признаками предложенного устройства являются дополнительно введенные первый, второй, третий, четвертый, пятый ключи, первый и второй элементы НЕ, элемент задержки, первый и второй инверторы, блок усреднения, блок вычисления фазы, блок объединения, пороговое устройство, первый и второй элементы памяти, перемножитель, блок управления и новые связи между ними.

Следовательно, вся заявляемая совокупность существенных признаков технического решения является новой и устройство соответствует критерию "новизна".

Вновь вводимые блоки известны, кроме блока вычисления фазы. Кроме того, вновь введенная совокупность связей не обнаружена. Таким образом, устройство соответствует критерию "существенные отличия".

На фиг. 1 приведена структурная электрическая схема предложенного обнаружителя-измерителя доплеровских сигналов; на фиг.2 - то же, блока задержки; на фиг.3 - то же, умножителя комплексных чисел; на фиг.4 - то же, блока усреднения; на фиг.5 - то же, блока вычисления фазы; на фиг.6 - то же, блока объединения; на фиг. 7 - то же, блока управления; на фиг.8 - временные диаграммы работы предложенного устройства (на временных диаграммах U_вх¹, U_вх⁵, U_вых⁷ показан сигнал лишь одной квадратурной составляющей; цифровой индекс соответствует номеру блока).

Обнаружитель-измеритель доплеровских сигналов (см.фиг.1) содержит первый 1 и второй 2 ключи, объединенные входы которых являются входом устройства, первый элемент НЕ 3, вход которого подключен к выходу блока 22 управления и является управляющим входом второго ключа 2, а выход является управляющим входом первого ключа 1; выход второго ключа является входом первого блока задержки 4, выход которого объединен с выходом первого ключа и является входом второго блока задержки 5 и вторым входом умножителя 7 комплексных чисел, первым входом которого является выход второго блока задержки 5, причем первый квадратурный канал с выхода второго блока задержки 5 подключен ко входу умножителя 7 комплексных чисел непосредственно, а второй - через первый инвертор 6. Выход умножителя 7 комплексных чисел является входом блока 8 усреднения, выход которого подключен к входу блока 9 вычисления фазы, а также к входу блока 17 объединения. Выход блока 9 вычисления фазы подключен к второму входу вычитателя 11, к первому входу которого подключен выход элемента 10 задержки, вход которого является также выходом блока 9 вычисления фазы. Выход вычитателя 11 подключен к объединенным входам третьего 12 и четвертого 13 ключей, управляющие входы которых подключены к выходу блока 22 управления: третьего ключа - через второй элемент НЕ 14, а четвертого ключа - непосредственно. Кроме того, выход четвертого ключа является входом второго инвертора 15, выход которого подключен к входу пятого ключа 16, к которому также подключен выход третьего ключа. Управляющим входом пятого ключа является выход порогового устройства 18, первым входом которого является выход блока 17 объединения, а вторым входом - выход первого элемента памяти 19. Выход пятого ключа является первым входом перемножителя 20, вторым входом которого является выход второго элемента памяти 21, выход перемножителя является выходом обнаружителя-измерителя доплеровских сигналов.

Блоки 4(5) задержки (см.фиг.2) содержат первый 23 и второй 24 элементы задержки соответственно для сигналов первого и второго квадратурных каналов.

Умножитель 7 комплексных чисел (см.фиг.3) содержит два канала I,II, каждый из которых включает первый перемножитель 25 и последовательно включенные второй перемножитель 26 и сумматор 27, выход первого перемножителя 25 соединен с другим входом сумматора 27 другого канала, а первым, вторым, третьим и четвертым входами умножителя комплексных чисел соответственно являются объединенные между собой первые входы первого 25 и второго 26 перемножителей каждого канала, вторые входы вторых перемножителей, объединенные вторые входы первых перемножителей, а выходы умножителя комплексных чисел являются выходы сумматоров каналов. Следует иметь в виду, что в описании устройства в целом и его работы под выходом умножителя комплексных чисел подразумеваются оба выхода квадратурных каналов в совокупности, равно как и под первым и вторым входами.

Блок 8 усреднения (см.фиг.4) содержит два канала, каждый из которых состоит из N/2 - 1 элементов задержки 28 и N/2 - 1 сумматоров 29; входом каждого а канала служат объединенные вход 1-го элемента задержки и первый вход 1-го сумматора, выход k-го, k=1(N/2-1) элемента задержки является входом (k+1)-го, k=1(N/2-1) элемента задержки и одновременно вторым входом k-го, k=1(N/2-1) cумматора, выход k-го, k=1(N/2-1) сумматора служит первым входом (k+1)-го, k= 1(N/2-1) сумматора, выход последнего, (N/2-1)-го сумматора служит выходом каждого канала блока усреднения.

Блок 9 вычисления фазы (см.фиг.5) состоит из последовательно включенных делителя 30, функционального преобразователя 31 арктангенса, модульного блока 32, вычитателя 33, блока 34 присвоения знака и первого ключа 35, причем первый вход делителя служит входом мнимой части комплексного числа, соответствующей синусной составляющей квадратурных каналов, а второй вход делителя - входом действительной части комплексного числа и объединен с вторыми входами первого 35 и второго 36 ключей; выход функционального преобразователя арктангенса также подключен к первому входу второго ключа; первый вход делителя подключен к второму входу блока присвоения знака; вторым входом вычитателя является выход элемента памяти 38; выходы первого и второго ключей являются входами сумматора 37, выход которого является выходом блока вычисления фазы.

Блок 17 объединения (см.фиг.6) включает два квадратора 39,40 и сумматоры 41, причем входами блока объединения являются входы квадраторов, выходы квадраторов являются входами сумматора, выход сумматора является выходом блока объединения.

Блок 22 управления (фиг.7) состоит из блока 42 задержки и триггера 43, причем входом блока управления являются объединенные вход блока задержки и второй вход триггера, выход блока задержки является первым входом триггера, а выход триггера является выходом блока управления.

Обнаружитель-измеритель доплеровских сигналов работает следующим образом.

Последовательность квадратурных составляющих сумм сигнала и шума U_вх¹, следующих с вобуляцией периода повторения (Т₁, Т₂), описываемых в одном элементе разрешения по дальности последовательностью комплексных величин:
= x_j+iy_j= u_je^i(ϕj^+ϕo⁾, (1) где ϕ_j=ω_д˙t_j - доплеровский сдвиг фазы на момент прихода j-го импульса, поступает на коммутатор, состоящий из первого 1 и второго 2 ключей и элемента НЕ 3, управляющих сигналом U_вых²² с блока 22 управления. При нулевом управляющем сигнале открыт первый ключ 1, и сигнал проходит на входы второго блока 5 задержки напрямую. При единичном сигнале открыт второй ключ 2, и сигнал задерживается первым блоком 4 задержки на время ΔТ = (T₂ - T₁)/2. Таким образом, неэквидистантная последовательность квадратурных составляющих U_вх¹ сигнала преобразуется в эквидистантную U_вх⁵ с периодом Т_ср = (T₁ + T₂)/2. Далее эта последовательность поступает на второй блок задержки 5 на время Т_ср, после чего составляющая, соответствующая мнимой части комплексного числа (синусной составляющей квадратурных каналов), дополнительно поступает на первый инвертор 3 с целью осуществления комплексного сопряжения. Далее в умножителе 7 комплексных чисел осуществляется обработка отсчетов в соответствии с алгоритмом:
x_j-1-y_j-1x_j)= где - Δϕ_j= ϕ_j-ϕ_j-1= ω_д(t_j-t_j-1)= -набег фазы за время между соседними отраженными импульсами.

С выхода умножителя 7 комплексных чисел отсчеты U_вых⁷ поступают в блок 8 усреднения, осуществляющий с помощью двух каналов, каждый из которых содержит N/2-1 элементов 28 задержки на время 2Т_cр = T₁ + T₂ и N/2-1 сумматоров 29, скользящее вдоль азимута череспериодное суммирование соответственно четных и нечетных отсчетов. На выходе блока 8 усреднения согласно описанному принципу работы образуются величины
ax_2k+1+y_2k-1·y_2k+1=U cos ,
, (3) а через период Т_ср величины
,
, (4) где Δ ϕ^I_2n-1=ω_д T₁,Δ ϕ_2n^I=ω_д T₂- усредненные доплеровские набеги фазы.

Величины а_j и b_j поступают на соответствующие входы блока 9 вычисления фазы (см. фиг.5), в котором с помощью делителя 30 и функционального преобразователя 31 арктангенса определяется оценка =arctg(b_j/a_j), имеющая интервал однозначности [- π/2; π/2]. Последующие преобразования величины с целью расширения этого интервала определяются знаком величины а_j, пропорциональной косинусу исходного угла . При aj ≥0 открыт второй ключ 36 и величина через сумматор 37 непосредственно поступает на выход блока 9 вычисления фазы. При a_j < 0 открыт первый ключ 35, а второй ключ 36 закрыт. При этом в модульном блоке 32 образуется , вычитываемый в вычитателе 33 из величины π, поступающей из элемента 38 памяти. Полученной разности в блоке 34 присваивается знак величины b_j, пропорциональный синусу исходного угла. Рассмотренные операции позволяют расширить диапазон однозначного измерения до интервала [- π; π], т.е. получить на выходе сумматора 37 оценку усредненного по N отсчетам доплеровского сдвига фазы помехи в виде
_при На выходе блока 9 вычисления фазы образуются величины =ω_дT₁ и следующие через период Т_ср величины = ω_дT₂ .

Проходя через элемент 10 задержки, величина (а через период ) вычитается в блоке 11 вычитания из следующей за ней величины (через период - ); получаемая величина U_вых¹¹=- (через период - =- поступает на коммутатор, состоящий из третьего 12 и четвертого 13 ключей и элемента НЕ 14. При нулевом выходном сигнале блока 22 управления U_вых²² открыт третий ключ 12, и величины =- проходит на вход пятого ключа 16 напрямую, при этом четвертый ключ 13 закрыт. При единичном сигнале блока 22 управления третий ключ 12 закрыт, а четвертый ключ 13 открыт, и величина =- инвертируется вторым инвертором 15 и также поступает на пятый ключ 16.

С целью исключения возможной работы устройства по шумам в него введена схема обнаружения, блокирующая выдачу оценки на выход в отсутствие отраженного сигнала. С выходов блока 8 усреднения величины и поступают на вход блока 17 объединения, где в соответствии с его структурой вычисляется квадрат модуля входной величины U = a_j² + b_j². Если происходит превышение этой величины над величиной порога U_пор, заложенной в элементе 19 памяти, то с выхода порогового устройства 18 поступает сигнал разрешения прохождения результата вычисления через пятый ключ 16. В противном случае ключ 16 разомкнут, на выходе перемножителя 20 имеем сигнал U_вых¹⁶.

Величина , пройдя через ключ 16, умножается на величину K = c/[4πf_o(T₂ - T₁)], где с - скорость света; f_o - несущая частота излучаемых радиоимпульсов, записанная в элементе 21 памяти. На выходе перемножителя 20 образуется величина, пропорциональная скорости цели.

На вход блока 22 управления (см.фиг.7) поступают импульсы синхронизатора передатчика с периодом повторения 2Т_ср и сбрасывает триггер 43 в нулевое состояние; этот же сигнал, задержанный в элементе 42 задержки на время Т_ср, устанавливает на выходе триггера 43 единицу. Вырабатываемые триггером 43 сигналы управляют работой первого 1, второго 2, третьего 12 и четвертого 13 ключей.

Эффективность предложенного обнаружителя-измерителя доплеровских сигналов заключается в увеличении точности за счет усреднения и расширения пределов линейного измерения скорости за счет введения сигналов с вобуляцией периода повторения.

Например, при использовании обычного периодического зондирующего сигнала для обнаружения на максимальной дальности R_max = 200 км период повторения должен быть не менее Т = 2R_max/c = 1333 мкс, при этом однозначно измеряемая скорость v_rmax (т.е. удовлетворяющая неравенству ω_дТ = (4πv_rmax/ λ)T< π) для длины волны λ= 10 см определяется v_rmax = λ/4T = =18,75 м/с.

При введении вобуляции периода повторения зондирующего сигнала появляется возможность расширения пределов однозначного измерения; например, для измерения скорости v_rmax = 2М = 660 м/с при длине волны λ= 10 см величина вобуляции может быть рассчитана как
ΔT = λ/4v_rmax = 0,1/4x660 = 37,9 мкс
Таким образом, при одинаковой однозначно измеряемой дальности R_max=200 км интервал однозначно измеряемой скорости при вобуляции периода повторения на λ= =10 см с параметрами Т₁ = 1333 мкс, Т₂ = =1371 мкс расширяется в ΔТ/Т раз.

Сущность изобретения: обнаружитель-измеритель содержит пять ключей 1, 2, 12, 13, 16, два элемента НЕ 3, 14, два блока задержки 4, 5, два инвертора 6, 15, умножитель комплексных чисел 7, блок усреднения 8, блок вычисления фазы 9, элемент задержки 10, вычитатель 11, блок объединения 17, пороговый блок 18, два элемента памяти 19, 21, перемножитель 20, блок управления 22. 22 - 3 - 1 - 5 - 6 - 7 - 8 - 9 - 10 - 11 - 12 - 16 - 20; 8 - 17 - 18 - 16; 22 - 14 - 12; 22 - 13 - 15 - 16; 9 - 11; 1 - 2 - 4 - 5 - 7; 4 - 7; 22 - 2; 21 - 20; 19 - 18. 4 з.п. ф-лы, 8 ил.

1. ОБНАРУЖИТЕЛЬ-ИЗМЕРИТЕЛЬ ДОПЛЕРОВСКИХ СИГНАЛОВ, содержащий первый и второй блоки задержки, первый и второй выходы первого блока задержки соединены с первым и вторым входами умножителя комплексных чисел, к третьему входу которого подключен первый выход второго блока задержки, и вычитатель, отличающийся тем, что введены первый и второй ключи, входы которых объединены и являются входами обнаружителя-измерителя, блок управления, первый элемент НЕ, последовательно соединенные блок усреднения, блок вычисления фазы и элемент задержки, выход которого соединен с первым входом вычитателя, второй вход которого соединен с выходом блока вычисления фазы, последовательно соединенные третий ключ, пятый ключ и перемножитель, выход которого является выходом обнаружителя-измерителя, последовательно соединенные блок объединения и пороговый блок, выход которого соединен с управляющим входом пятого ключа, первый инвертор, первый и второй элементы памяти и последовательно соединенные четвертый ключ и второй инвертор, выход которого соединен с входом пятого ключа, выход блока управления соединен с управляющими входами второго и четвертого ключей непосредственно, а с управляющими входами первого и третьего ключей через первый и второй элементы НЕ соответственно, второй выход второго блока задержки соединен с четвертым входом умножителя комплексных чисел через первый инвертор, выходы умножителя комплексных чисел соединены с входами блока усреднения, выходы которого соединены с входами блока объединения, выход вычитателя соединен с входом третьего и четвертого ключей, выходы первого и второго ключей соединены с входами соответственно второго и первого блоков задержки, а выходы первого и второго элементов памяти соединены с вторыми входами соответственно порогового блока и перемножителя. 2. Обнаружитель-измеритель по п.1, отличающийся тем, что блок усреднения содержит два канала, каждый из которых состоит из последовательно соединенных N/2 - 1 элементов задержки последовательно соединенных N / 2 - 1 сумматоров, объединенные вход первого элемента задержки и первый вход первого сумматора являются входом каждого канала и соответствующим входом блока усреднения, а выход каждого из N / 2 - 1 элементов задержки соединен с вторым входом одноименного из N / 2 - 1 сумматоров, выход последнего сумматора является выходом канала и соответствующим выходом блока усреднения. 3. Обнаружитель-измеритель по п.1, отличающийся тем, что блок вычисления фазы содержит последовательно соединенные делитель, функциональный преобразователь арктангенса, блок вычисления модуля, вычитатель, блок присвоения знака, первый ключ и сумматор, элемент памяти и второй ключ, первый вход делителя объединен с вторым входом блока присвоения знака и является первым входом блока вычисления фазы, вторым входом которого являются объединенные между собой вторые входы делителя и первого и второго ключей, выход функционального преобразователя арктангенса соединен с первым входом второго ключа, выход которого соединен с вторым входом сумматора, выход которого является выходом блока вычисления фазы. 4. Обнаружитель-измеритель по п.1, отличающийся тем, что блок объединения содержит два квадратора, входы которых являются входами блока объединения, а выходы соединены с входами сумматора, выход которого является выходом блока объединения. 5. Обнаружитель-измеритель по п.1, отличающийся тем, что блок управления содержит последовательно соединенные блок задержки и триггер, выход которого является выходом блока управления, входом которого являются объединенные между собой вход блока задержки и второй вход триггера.