ЛИНИЯ ЗАДЕРЖКИ Российский патент 1994 года по МПК H03H7/30 

L
Изобретение относится к микроэлектронике и вычислительной технике, а именно к схемам линий задержки, широко применяемым для обеспечения синхронизации между электронными системами различного назначения.

Известна линия задержки, содержащая транзисторную схему, времязадающие конденсаторы, компаратор и перемычки из поликристаллического кремния, посредством которых времязадающие конденсаторы подключаются к инвертирующему входу компаратора. Для получения требуемого времени задержки осуществляют пережигание перемычек лазером, в результате чего от схемы отсоединяются неиспользуемые времязадающие конденсаторы, а подключенные к схеме времязадающие конденсаторы определяют время задержки линии задержки [1].

Недостатком данной схемы является отсутствие возможности регулирования времени задержки, так как в результате пережигания лазером перемычек из поликристаллического кремния линия задержки оказывается настроенной на определения времени задержки. Кроме того, дискретность задания времени задержки, связанная с наличием определенного набора времязадающих конденсаторов, снижает функциональные возможности устройства, не позволяя получать непрерывное изменение времени задержки.

Наиболее близким техническим решением является линия задержки, содержащая компаратор, времязадающий конденсатор, первый вывод которого соединен с инвертирующим входом компаратора и через первый резистор с шиной питания, второй вывод времязадающего конденсатора соединен с общей шиной, транзисторный ключ подсоединенный параллельно времязадающему конденсатору, второй резистор, первый вывод которого соединен с шиной питания, диод, анод которого соединен с вторым выводом второго резистора и неинвертирующим входом компаратора, третий перестраиваемый резистор, выполненный из поликристаллического кремния с концентрацией легирующей примеси, равный 10¹⁸-10²⁰ см^-3, первый вывод которого соединен с катодом диода и клеммой для подключения источника тока, а второй - с общей шиной. В режиме регулировки линии задержки при отключенном напряжении питания между клеммой и общей шиной подключают источник тока, с помощью которого через третий перестраиваемый резистор, выполненный из поликристаллического кремния с концентрацией легирующей примеси, равной 10^18-10²⁰см^-3, пропускают ток плотностью порядка 10⁵-10⁶A/cм². При этом происходит изменение сопротивления третьего резистора и соответствующее изменение уже в рабочем режиме устройства напряжения на неинвертирующем входе компаратора и пропорционального ему времени задержки линии задержки [2].

Недостатком линии является то, что пропускание в режиме регулировки через третий резистор тока плотностью порядка 10⁵-10⁶A/cм² вызывает падение напряжения на нем от 10 до 100 В и более. При этом возможен пробой защитного диода, катод которого подключен к первому выводу третьего перестраиваемого резистора, и выход схемы из строя. Особенно актуально это становится для схемы линии задержки в интегральном исполнении, где пробивные напряжения ниже, чем для случая построения схем на дискретных элементах. Цель изобретения - повышение надежности линии задержки при регулировке.

Для этого в линию задержки, содержащую компаратор, времязадающий конденсатор, первый вывод которого соединен с инвертирующим входом компаратора и через первый резистор с шиной питания, второй вывод времязадающего конденсатора соединен с общей шиной, транзисторный ключ, подсоединенный параллельно времязадающему конденсатору, второй резистор, первый вывод которого соединен с шиной питания, диод, анод которого соединен с вторым выводом второго резистора и неинвертирующим входом компаратора, третий перестраиваемый резистор, выполненный из поликристаллического кремния с концентрацией легирующей примеси, равной 10¹⁸-10²⁰ см^-3, первый вывод которого соединен с катодом диода и клеммой для подключения источника тока, согласно изобретению дополнительно введены четвертый перестраиваемый резистор, выполненный из поликристаллического кремния с концентрацией легирующей примеси, равной 10¹⁸-10²⁰ см^-3, и вторая клемма для подключения источника тока, причем второй вывод третьего перестраиваемого резистора подключен к первому выводу четвертого перестраиваемого резистора и второй клемме, а второй вывод четвертого перестраиваемого резистора соединен с общей шиной.

В режиме регулировки линии задержки первая клемма подключается к общей шине, а источник тока подключается между второй клеммой и соединенными между собой первой клеммой и общей шиной. При этом ток регулировки, протекая через третий и четвертый перестраиваемые резисторы, не увеличивает напряжения на первой клемме, соединенной в режиме регулировки с общей шиной, и, следовательно, линия задержки защищена от выхода из строя при регулировке. Таким образом, изобретение обеспечивает получение технического результата по повышению надежности линии задержки при регулировке.

На чертеже представлена схема заявляемой линии задержки.

Схема линии задержки содержит вход 1, выход 2, клеммы 3 и 4 для подключения источника тока, транзистор 5, база которого соединена с входом 1, эмиттер соединен с общей шиной, коллектор соединен с первым выводом первого резистора 6, первым выводом времязадающего конденсатора 7 и инвертирующим входом компаратора 8, второй выход первого резистора 6 соединен с шиной питания, второй вывод времязадающего конденсатора 7 соединен с общей шиной, второй резистор 9, первый вывод которого соединен с шиной питания, диод 10, анод которого соединен с вторым выводом второго резистора 9 и неинвертирующим входом компаратора 8, выход компаратора 8 соединен с выходом 2 линии задержки, третий перестраиваемый резистор 11 и четвертый перестраиваемый резистор 12, выполненные из поликристаллического кремния с концентрацией легирующей примеси, равной 10¹⁸-10²⁰ см^-3, первый вывод третьего перестраиваемого резистора 11 соединен с катодом диода 10 и клеммой 3, а второй вывод соединен с клеммой 4 и через четвертый перестраиваемый резистор 12 с общей шиной.

Схема работает следующим образом.

В рабочем режиме, когда клеммы 3 и 4 не задействованы, при изменении сигнала на входе 1 с высокого уровня на низкий происходит выключение транзистора 5 и заряд конденсатора 7 током, протекающим от шины питания через резистор 6. Напряжение на инвертирующем входе компаратора 8 экспоненциально возрастает и по достижении величины, равной напряжению на неинвертирующем входе компаратора 8, которое определяется вторым резистором 9, диодом 10, третьим и четвертым перестраиваемыми резисторами 11 и 12, происходит переключение компаратора 8 и изменение сигнала на выходе 2 линии задержки. Время задержки линии задержки, таким образом, определяется временем заряда конденсатора 7 до величины напряжения на неинвертирующем входе компаратора 8. В режиме регулировки линии задержки при отключенных напряжении питания схемы, входы и выходе первая клемма 3 подключается к общей шине, а источник тока подключается между второй клеммой 4 и соединенными между собой первой клеммой 3 и общей шиной. При этом ток регулировки плотностью порядка 10⁵-10⁶A/cм², протекая через третий и четвертый перестраиваемые резисторы 11 и 12, выполненные из поликристаллического кремния с концентрацией легирующей примеси, равной 10¹⁸-10²⁰ см^-3, приводит к изменению сопротивления резисторов 11 и 12 и соответствующему изменению уже в рабочем режиме напряжения на неинвертирующем входе компаратора 8 и времени задержки линии задержки. Ток, в рабочем режиме протекающий через резисторы 11 и 12, на порядок меньше тока регулировки и не меняет сопротивления резисторов 11 и 12 и, следовательно, времени задержки. Диод 10 использован как элемент температурной компенсации.

Использование: изобретение относится к микроэлектроники и вычислительной технике, а именно к схемам линий задержки (ЛЗ), применяемым для обеспечения синхронизации между электронными системами различного назначения. Сущность: линия задержки содержит компаратор, времязадающий конденсатор, подключенный к инвертирующему входу компаратора, транзисторный ключ, подсоединенный параллельно времязадающему конденсатору, а также схему для задания напряжения на неинвертирующем входе компаратора, в которую входят перестраиваемые резисторы, выполненные из поликристаллического кремния (ПК) с концентрацией легирующей примеси, равный 10¹⁸-10²⁰ см^-3 . В режиме регулировки ЛЗ через резисторы из ПК с помощью источника тока пропускают ток плотностью порядка 10⁵, что приводит к изменению сопротивления резисторов 10⁶A/см² из ПК и в рабочем режиме к изменению напряжения на неинвертирующем входе компаратора, в результате чего изменяется время задержки ЛЗ. Подключение резисторов из ПК в режиме регулировки к источнику току предохраняет схему от выхода из строя, обеспечивая надежность ЛЗ при регулировке. 1 ил.

ЛИНИЯ ЗАДЕРЖКИ, содержащая компаратор, времязадающий конденсатор, первый вывод которого соединен с инвертирующим входом компаратора и через первый резистор - с шиной питания, второй вывод времязадающего конденсатора соединен с общей шиной, транзисторный ключ, подсоединенный параллельно времязадающему конденсатору, второй резистор, первый вывод которого соединен с шиной питания, диод, анод которого соединен с вторым выводом второго резистора и неинвертирующим входом компаратора, третий перестраиваемый резистор, выполненный из поликристаллического кремния с концентрацией легирующей примеси, равной 10¹⁸ - 10²⁰ см^-3, первый вывод которого соединен с катодом диода и клеммой для подключения источника тока, отличающаяся тем, что дополнительно введены четвертый перестраиваемый резистор, выполненный из поликристаллического кремния с концентрацией легирующей примеси, равной 10¹⁸ - 10²⁰ см^-3, и вторая клемма для подключения источника тока, при этом второй вывод третьего перестраиваемого резистора подключен к первому выводу четвертого перестраиваемого резистора и второй клемме, а второй вывод четвертого перестраиваемого резистора соединен с общей шиной.