ДИФФЕРЕНЦИАЛЬНЫЙ КМОП КОМПАРАТОР НАПРЯЖЕНИЯ Российский патент 1994 года по МПК H03K5/24 

Изобретение относится к электронной технике и может быть использовано в системах преобразования аналоговой информации в цифровую, в частности в интегральных микромощных компараторах напряжения (КН) и аналого-цифровых преобразователях (АЦП).

Известны КМОП дифференциальные каскады, способные выполнять функции простейших КН, включающие источник тока, пару входных МОП-транзисторов первого типа с общим истоком, подключенным к выходу источника тока, и пару нагрузочных элементов, в качестве которых могут использоваться, например, МОП-транзисторы второго типа со стоками, подключенными к стокам входных транзисторов [1].

Известные схемы дифференциальных КМОП КН имеют существенный недостаток, связанный со значительным временем восстановления равновесного состояния после перегрузки большим дифференциальным входным сигналом.

Известен дифференциальный КМОП КН, включающий стандартный КМОП-дифференциальный усилительный каскад с использованием p-канальных МОП-транзисторов в качестве источника тока и входных транзисторов и n-канальных МОП-транзисторов в качестве нагрузочных. Для повышения быстродействия в дифференциальный КМОП-каскад дополнительно введена пара n-МОП-транзисторов с затворами, закороченными с собственными строками, причем один из МОП-транзисторов подключен истоком на первый выход дифференциального каскада, а стоком на второй выход, а второй МОП-транзистор подключен наоборот истоком к второму, а стоком к первому выходу. Повышение быстродействия здесь достигается за счет ограничения максимальной амплитуды выходного сигнала дифференциального каскада КН и, следовательно, более быстрого восстановления после перегрузки. Снижение амплитуды выходного сигнала ограничено пороговым напряжением транзистора на уровне 1 В, что все же требует лишнее время для восстановления.

При высоком выходном сопротивлении источника входных сигналов и большой емкости входа КН (что обычно имеет место при использовании входных транзисторов больших размеров в прецизионных КН с высокой чувствительностью и малыми смещениями входа) может быть значительным время восстановления равновесного состояния на входе КН.

Целью изобретения является повышение быстродействия и чувствительности дифференциального КМОП-компаратора напряжения.

Поставленная цель достигается тем, что в дифференциальном КМОП-компараторе напряжения, включающем источник тока, согласованную пару входных МОП-транзисторов первого типа с общим истоком, подключенным к источнику тока, и затворами, соединенными с источниками входных сигналов, и по крайней мере пару согласованных МОП-транзисторов второго типа, подключенных истоками или стоками к стокам входных транзисторов, затворы пары входных транзисторов, а также стоки пар транзисторов второго типа соединены между собой попарно МОП-ключами, замыкаемыми в фазе балансировки, предшествующей фазе компарирования входных сигналов. При этом затвор одного из входных МОП-транзисторов, соединенный с источником входного сигнала с более высоким выходным сопротивлением, подключен к источнику входного сигнала через дополнительный ключ, замыкаемый в фазе компарирования входных сигналов и размыкаемый в фазе балансировки, и состоящий из МОП-транзисторов с шириной каналов, равной половине ширины каналов МОП-транзисторов ключа, соединяющего затворы входных транзисторов.

На фиг. 1 приведена схема КН на основе стандартного дифференциального каскада, в который дополнительно введены два ключа, замыкающие между собой пару входных и пару выходных выводов дифференциального КН; на фиг.2 - то же, дополнительно введен третий ключ, соединяющий один из входов КН с источником входных сигналов; на фиг.3 - схема КН на основе каскадного дифференциального каскада, в который дополнительно введены два ключа, замыкающие между собой пару входных и пару выходных выводов дифференциального КН, и третий ключ, соединяющий один из входов КН с источником входных сигналов; на фиг.4 и 5 - схемы МОП-ключей, которые могут использоваться в КН.

На фиг. 1 приведена схема КН на основе стандартного дифференциального каскада с источником 1 тока, согласованной парой входных МОП-транзисторов с каналом p-типа проводимости VT 1,2 (для определенности здесь и далее приведены схемы с использованием в качестве входных транзисторов первого типа проводимости p-канальных МОП транзисторов) с общим истоком, подключенным к выходу источника тока, а также согласованной парой нагрузочных МОП-транзисторов n-типа проводимости VT 3,4. С целью ускорения переключения КН после перегрузки большим дифференциальным входным сигналом в КН дополнительно введены два МОП-ключа: К1, соединяющий затворы входных транзисторов КН и К2, соединяющий стоки транзисторов второго типа проводимости (n-МОП), т.е. выходы дифференциального КН. Компаратор имеет две фазы работы: первая фаза - балансировка КН и вторая фаза - собственно компарирование входных сигналов.

В фазе балансировки, ключи К 1,2 открыты и разность потенциалов на входах КН, т.е. затворах транзисторов VT 1,2 определяется через напряжения и выходные сопротивления источников сигналов по формуле
U_вх = U2 - U1 = (E2 - E1)хR_кл/(R_кл + R1 + R2), где U_вх - дифференциальный входной сигнал КН;
Е2 и Е1 - ЭДС источников входных сигналов;
R_кл - сопротивление открытого МОП ключа К1;
R1 и R2 - выходные сопротивления источников входных сигналов.

Следовательно, уже при отношении R_кл/(R_кл+R1+R2) = 0,1, что обычно легко получить, дифференциальный сигнал на входах КН уменьшается в 10 раз. При открытом ключе К2 на выходе КН коэффициент усиления КН уменьшается в (R_н.вых/R_кл2) раз, где R_н.вых - эквивалентное сопротивление нагрузки выхода КН. Обычно R_н.вых > 20 кОм, а R_кл может быть менее 0,5 кОм, тогда коэффициент усиления КН при открытом ключе К1 близок к 1, и следовательно, дифференциальный сигнал на выходе КН с фазы балансировки не превышает 100-200 мВ при входном дифференциальном сигнале 1 В.

Таким образом, наличие открытых ключей на входе и выходе КН в фазе балансировки существенно уменьшает время восстановления КН после перегрузки, так как при этом время восстановления определяется постоянной времени перезаряда паразитных емкостей через сравнительно малые сопротивления ключей К 1,2. В фазе компарирования входных сигналов максимальные перепады напряжений в КН составляют, как уже показано, всего 100-200 мВ, и следовательно, не требуют много времени для восстановления.

На фиг. 2 приведена схема дифференциального КМОП КН, аналогичного приведенному на фиг.1, с введением дополнительного ключа К3 отключающего в фазе балансировки вход КН, соединенный с источником входного сигнала с более высоким выходным сопротивлением (R1 > R2). При этом в фазе балансировки при замкнутом ключе К1 оба входа КН оказываются подключенными к источнику входных сигналов Е2, имеющему меньшее выходное сопротивление R2, в связи с чем оба входа КН приводятся к одинаковому потенциалу источника Е2 с минимальной постоянной времени, определяемой величиной R2. При этом дифференциальный выходной сигнал в фазе балансировки практически равен нулю независимо от величины сопротивления ключей К 1,2 т.е. введение дополнительного ключа К3 по сравнению со схемой КН на фиг.1 позволяет идеально сбалансировать КН при любых входных сигналах и источниках входных сигналов. Таким образом, в данном КН время восстановления равновесного состояния определяется только сопротивлениями ключей К 1,2 в фазе балансировки и может быть снижена до величины порядка 10 нс и менее.

Введение ключей К1-К3 в дифференциальный КМОП КН позволяет также повысить чувствительность КН на заданной рабочей частоте за счет увеличения коэффициента усиления, а также уменьшения напряжения смещения нуля входа при использовании транзисторов больших размеров, поскольку увеличение паразитных емкостей транзисторов в этом случае не приводит к возрастанию времени восстановления, как это имеет место в известных КН.

Кроме того, имеет место уменьшение временного дрейфа напряжения смещения нуля на входе, проявляющегося при длительных воздействиях больших дифференциальных входных сигналов, за счет уменьшения времени воздействия дифференциального сигнала на входы, поскольку в фазе балансировки входной дифференциальный сигнал равен нулю.

На фиг. 3 приведена схема более сложного дифференциального каскада с использованием каскадного включения транзисторов. В таком VT 1,2 КН к простому дифференциальному усилителю на входных транзисторах первого типа и нагрузочных транзисторах VT 3,4 второго типа добавлены две пары согласованных МОП транзисторов: VT 7,8 второго типа, подключенных истоками к стокам VT 1,2 соответственно и включенных по схеме токового зеркала и VT 5,6 первого типа, подключенных к стокам VT 7,8 и включенных по схеме токового зеркала, причем общие стоки VT 5,7 и VT 6,8 образуют выходы каскадного дифференциального КН. В соответствии с изобретением в данной схеме КН введены ключи: К1, соединяющий дифференциальные входы КН; К2, соединяющий дифференциальные выходы КН; К3, коммутирующий один из входов КН с источником входного сигнала; К4, соединяющий стоки входных транзисторов VТ 1,2. Таким образом, все пары симметричных узлов сложного каскадного дифференциального КН в фазе балансировки, когда К3 разомкнут, а К1,2,4 замкнуты, приводятся к одинаковым потенциалам.

В фазе компарирования при замыкании К3 и размыкании К1,2,4 потенциалы в парах симметричных узлов КН получают приращения разных знаков, формируя дифференциальный выходной сигнал независимо от состояния КН в предыдущей фазе компарирования.

На фиг.4 приведен известный КМОП ключ из n- и p-канальных МОП транзисторов с общими истоками и общими стоками и управляемые противофазными сигналами, который может быть использован в заявляемых КН.

На фиг. 5 приведен МОП ключ из транзисторов одного типа проводимости (n-канальных), применимый при коммутации потенциалов, близких к уровню отрицательного питания. В таком ключе с ключевым транзистором VT2 необходимы компенсирующие транзисторы VT1,3 с объединенными истоком-стоком и с шириной канала в 2 раза меньше, чем у VT2. При этом взаимно компенсируются как помехи, связанные с проникновением управляющего сигнала Т в цепи истока и стока VT2 через паразитные емкости затвор-исток (сток), так и помехи, связанные с инжекцией заряда из канала открытого транзистора VT2 при его запирании.

С помощью электрического стимулятора PSPICE проведено моделирование вариантов КН, изображенных на фиг.1-3 с ключами и без них при прочих равных условиях. Размеры транзисторов приведены в табл.1. Промоделировано 2 такта работы КН: в 1 такте входной дифференциальный сигнал равен 1,279 В (Е1 = 1,28 В, Е2 = 1 мВ), во 2 такте - 1 мВ (Е1 = 0, Е2 = 1 мВ). Выходные сопротивления источников (R1 = 6 кОм, R2 = 1 кОм соответствуют реальной ситуации в АЦП последовательного приближения. Определяется предельная частота, при которой КН во втором такте успевает переключаться от входного дифференциального сигнала - 1 мВ. Результаты моделирования при питании 5 В приведены в табл.2.

Как видно из данных табл.2, заявляемый КН обеспечивает при прочих равных условиях увеличение предельной рабочей частоты с 1 до 10 МГц при входном сигнале 1 мВ. При этом использованы транзисторы больших размеров, обеспечивающие по экспериментальным данным напряжение смещения нуля на входе в среднем 1 мВ. Таким образом, заявляемый КН способен работать с входными напряжениями 2-3 мВ на частотах до 10 МГц. Сигнал с выхода дифференциального КН с амплитудой 40-80 мВ уже можно сравнительно легко преобразовать до уровня напряжения питания использованием известных триггерных схем.

Использование: в электронной технике в системах преобразования аналоговой информации в цифровую, в частности в интегральных микромощных компараторах напряжения (КН) и аналого-цифровых преобразователей (АЦП). Сущность изобретения: в предлагаемом компараторе, включающем источник тока, согласованную пару входных МОП-транзисторов первого типа с общим истоком, подключенным к источнику тока, и затворами, соединенными с источниками входных сигналов, и по крайней мере пару согласованных МОП-транзисторов второго типа, подключенных истоками или стоками к стокам входных транзисторов, затворы пары входных транзисторов, а также стоки пар транзисторов второго типа соединены между собой попарно МОП-ключами, замыкаемыми в фазе балансировки, предшествующей фазе компарирования входных сигналов. 1 з.п. ф-лы, 5 ил.

1. ДИФФЕРЕНЦИАЛЬНЫЙ КМОП КОМПАРАТОР НАПРЯЖЕНИЯ, включающий источник тока, согласованную пару входных МОП-транзисторов первого типа с общим потоком, подключенным к источнику тока и затворами, соединенными с источниками входных сигналов, и по крайней мере пару согласованных МОП-транзисторов второго типа, подключенных истоками или стоками к стокам входных транзисторов, отличающийся тем, что затворы пары входных транзисторов, а также стоки пар транзисторов второго типа соединены между собой попарно МОП-ключами, входы управления которых подключены к устройству управления. 2. Компаратор по п.1, отличающийся тем, что затвор одного из входных МОП-транзисторов, соединенный с источником входного сигнала с более высоким выходным сопротивлением, подключен к источнику входного сигнала через дополнительный МОП-ключ, вход управления которого подключен к устройству управления, и состоящий из МОП-транзисторов с шириной каналов, равной половине ширины каналов МОП-транзисторов ключа, соединяющего затворы входных транзисторов.