ЦИФРОВАЯ АДАПТИВНАЯ МНОГОЛУЧЕВАЯ АНТЕННАЯ СИСТЕМА Российский патент 1995 года по МПК H01Q3/26 

Изобретение относится к радиолокации и может быть использовано для защиты радиолокационных станций с фазированными антенными решетками от активных помех.

Известна адаптивная антенная решетка, содержащая по N умножителей, смесителей, усилителей, фильтров, сумматоров и один N-входовый сумматор. Однако данное устройство не обеспечивает удовлетворительной скорости настройки.

Наиболее близким по технической сущности к изобретению является адаптивная многолучевая антенная система, построенная по схеме с предварительной компенсацией помех и последующим формированием лучей, содержащая N-элементную фазированную антенную решетку (ФАР), блок векторно-матричного перемножения, устройство вычисления обратной корреляционной матрицы, блоки скалярного перемножения и источники управляющих сигналов. Однако при объеме обучающей выборки, меньшем числа источников помех, данное устройство не обеспечивает удовлетворительной эффективности их подавления. Потери по сравнению с оптимальной обработкой могут достигать десятков децибел.

Целью изобретения является повышение эффективности подавления активных помех.

Это достигается тем, что в цифровой адаптивной многолучевой антенной системе, содержащей N-элементную ФАР с аналого-цифровыми преобразователями (АЦП), блок компенсации и блок лучеформирования, введены блок формирования дополнительных выборок (БФДВ), блок памяти, блок коммутации и блок синхронизации.

На фиг.1 представлена структурная схема цифровой адаптивной многолучевой антенной системы; на фиг.2 структурная схема блока формирования дополнительных независимых выборок; на фиг.3 структурная схема блока коммутации.

Цифровая адаптивная многолучевая антенная система содержит N-элементную ФАР с АЦП 1, БФДВ 2, блок 3 памяти, блок 4 коммутации, блок 5 компенсации, блок 6 лучеформирования, блок 7 синхронизации. БФДВ 2 содержит N комплексных умножителей (КУ) 8. Блок 4 коммутации содержит 2N коммутаторов 9 типа 2/1.

Устройство работает следующим образом.

На первом выходе блока 7 синхронизации формируется меандр U₁(см.фиг.4) с частотой f_т/2, который подается на управляющий вход АЦП. Вследствие этого на выходах АЦП формируется дискретная последовательность векторов комплексных отсчетов
Х(n) [x₁(n), x₂(n),x_N(n)]^т с периодом 2/f_т (где n дискретный момент времени).

Векторы X(n) поступают на вход БФДВ 2, где каждый элемент x_i(n) подвергается с помощью КУ 8 комплексному сопряжению и умножению на комплексную величину b_i, i (величины b_i хранятся в блоке 3 памяти). На выходе БФДВ 2 формируются векторы комплексных отсчетов
Y(n) [y₁(n), y₂(n),y_N(n)]^т, связанные с Х(n) соотношением
Y(n) ПВX^*(n), где П матрица перестановок;
В diag{b_i}
При этом элементы вектора Y(n) описываются выражением
y_i(n) b_N-i+1x^*_N-i+1(n).

В момент, предшествующий началу адаптации, осуществляются начальные установки в блоке 5 компенсации.

В режиме адаптации на вход устройства поступает сигнал U₄, соответствующий логическому нулю. При этом управляющий сигнал U₂ блока 4 коммутации, формируемый на втором выходе блока 7 синхронизации, совпадает с сигналом U₁, т. е. представляет собой меандр с частотой f_т/2. Будучи поданным на управляющие входы коммутаторов 9, сигнал U₂определяет подключение к входам блока 5 компенсации выходов АЦП при положительном полупериоде и выходов БФДВ 2 при отрицательном. Таким образом, на входах блока 5 компенсации с интервалом I/f_т устанавливаются значения отсчетов векторов Х(n-1), Y(n-1), X(n), Y(n), X(n+1), Y(n+1).и т.д.

В режиме адаптации на третьем выходе блока 7 синхронизации формируется сигнал U₃, представляющий собой меандр с частотой f_т. В соответствии с этим блок 5 компенсации работает с тактовой частотой f_т. Сигнал U₄, подаваемый на вход смены режима работы блока 5 компенсации, обеспечивает разрешение на запись в ОЗУ блока 5 компенсации.

В режиме адаптации в блоке 5 компенсации осуществляется рекуррентное формирование коэффициентов LDU-разложения выборочной оценки корреляционной матрицы (КМ) помех вида
R(n)[X(n)X()+ Y(n)Y()] + Iε
(1)
По окончании режима адаптации сигнал U₄ принимает значение, соответствующее логической единице. При этом на втором выходе блока 7 синхронизации формируется сигнал U₂, совпадающий с сигналом U₄. В результате воздействия логической единицы U₂ на управляющий вход блока 4 коммутации входы блока 5 компенсации подключаются к выходам АЦП. Таким образом, на выходе блока 4 коммутации формируются векторы комплексных отсчетов Х(n) с тактовой частотой f_т/2.

Одновременно с этим на третьем выходе блока 7 синхронизации формируется последовательность импульсов U₃ с частотой f_т/2 (см. фиг.4). Сигнал U₃, будучи поданным на синхровход блока 5 компенсации, обеспечивает обработку поступающих векторов Х(n) с частотой f_т/2. При этом логическая единица на входе смены режима работы блока 5 компенсации фиксирует содержимое ОЗУ блока 5 компенсации.

В результате перехода от режима адаптации к режиму обработки в блоке 5 компенсации осуществляется вычисление векторов комплексных отсчетов вида
Z(n) R^-1(Т)X(n), где Т объем обучающей выборки, использованной для получения оценки.

Далее векторы Z(n) поступают на вход блока 6 лучеформирования, где подвергаются линейному преобразованию вида
Q(n) S^≈ Z(n), где S матрица размера N х K, i-й столбец которой S_i представляет собой комплексную огибающую сигнала, приходящего с ожидаемого i-го направления;
К число лучей.

В результате на i-м комплексном выходе блока 6 лучеформирования формируется отсчет
Q_i(n) S_i^≈ R^-1(т)X(n), (2) соответствующий выходному сигналу адаптивного пространственного фильтра, оптимального по критерию максимума отношению сигнал/(помеха + шум) в установившемся режиме.

Оценка корреляционной матрицы помех R(n), вычисляемая в соответствии с формулой (1), учитывает априорную информацию о структуре КМ R, элементы которой r_mj связаны соотношением
r_N-j+1,N-m+1 f_mj r_mj, (3) где f_mj 1/(b_N-m+1 b*_N-j+1).

Соотношение (3) справедливо для линейных эквидистантных и плоских ФАР с прямоугольным и гексагональным расположением приемных элементов и амплитудно-фазовой неидентичностью их коэффициентов передачи. При этом хранящиеся в блоке 3 памяти комплексные коэффициенты b_m определяются из выражения
b_m a_N-m+1/a*_m, где a_m комплексный коэффициент передачи m-го приемного элемента.

Предлагаемое устройство позволяет добиться существенного повышения эффективности подавления помех в условиях малого объема обучающей выборки. В частности, основной выигрыш в эффективности реализуется уже при T, где р число помех, [p] ближайшее целое, большее р (для прототипа при Т р).

Использование: в радиолокации для защиты радиолокационных станций с фазированными антенными решетками от активных помех. Сущность изобретения: антенная система содержит N-элементную фазированную антенную решетку с аналого-цифровыми преобразователями, блок формирования дополнительных независимых выборок (БФДВ), блок памяти, блок коммутации, блок лучеформирования, блок синхронизации. БФДВ содержит N комплексных умножителей. 2 з.п.ф-лы, 4 ил.

1. ЦИФРОВАЯ АДАПТИВНАЯ МНОГОЛУЧЕВАЯ АНТЕННАЯ СИСТЕМА, содержащая N-элементную фазированную антенную решеткку с аналого-цифровыми преобразователями (АЦП) на выходах каналов каждого элемента, блок компенсации и блок лучеформирования, причем выходы блока компенсации подключены к соответствующим входам блока лучеформирования, выходы которого являются выходами устройства, отличающаяся тем, что, с целью повышения эффективности подавления активных помех, введены блок формирования дополннительных независимых выборок (БФДВ), первая группа входов которого подключена к соответствующим выходам АЦП, блок памяти, выходы которого подключены к второй группе входов БФДВ, блок коммутации, первая группа входов которого подключена к соответствующим выходам АЦП, вторая группа входов подключена к соответствующим выходам БФДВ, а выходы подключены к соответствующим входам блока компенсации, блок синхронизации, вход которого объединен с входом смены режима работы блока компенсации, первый выход подключен к управляющему входу каждого АЦП, второй выход подключен к управляющему входу блока коммутации, а третий выход подключен к синхровходу блока компенсации. 2. Система по п.1, отличающаяся тем, что БФДВ содержит N комплексных умножителей, причем прямые синфазный и квадратурный входы i-го комплексного умножителя подключены соответственно к i-му синфазному и квадратурному входам второй группы, сопряженные синфазный и квадратурный входы i-го комплексного умножителя подключены соответственно к i-му синфазному и квадратурному входам первой группы, а синфазный и квадратурный выходы i-го комплексного умножителя подключены соответственно к (N-i+1)-му синфазному и квадратурному выходам БФДВ. 3. Система по п. 1, отличающаяся тем, что блок коммутации содержит 2N коммутаторов типа 2/1, управляющие входы которых объединены и подключены к управляющему входу блока коммутации, причем первый вход (2i-1)-го коммутатора подключен к i-му синфазному, а первый вход 2i-го коммутатора к i-му квадратурному входам первой группы, второй вход (2i-1)-го коммутатора подключен к i-му синфазному, а второй вход 2i-го коммутатора к i-му квадратурному входам второй группы, выход (2i-1)-го коммутатора подключен к i-му синфазному и квадратурному выходу блока коммутации, i=1, 2, N.