ДВОИЧНЫЙ ШИФРАТОР Российский патент 1995 года по МПК H03M7/22 G06F5/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации при реализации вычислительных машин и элементов дискретной автоматики.

Известен m-шифратор [1] который содержит n полных двоичных a[i]-разрядных шифраторов и неполный двоичный (2**a[i] + 2**a[2] +. +2**a[n])-разрядный шифратор.

Этот шифратор сложен в изготовлении при большом n-числе составляющих полных шифраторов.

Наиболее близок к предлагаемому двоичный шифратор [2] содержащий группу 2** k-входовых шифраторов, первый неполный шифратор и (i-1) неполные шифpатоpы.

Недостатком данного шифратора является относительно малое быстродействие.

Целью изобретения является упрощение устройства, увеличение его быстродействия, улучшения технологичности его изготовления.

Поставленная цель достигается тем, что в двоичном шифраторе-прототипе [2] вместо линейного расположения неполных шифраторов используется структура бинарного дерева, причем на последнем выходном уровне вместо группы полных шифраторов используются неполные шифраторы с тремя входами и двумя выходами, которые в совокупности образуют выход устройства.

Существенность отличий предлагаемого двоичного шифратора состоит в отказе от составляющих полных шифраторов, нарушающих регулярность и однородность структуры устройства и замене их на неполные шифраторы с тремя входами и двумя выходами, что упрощает технологию изготовления устройства, а также в использовании вместо линейного расположения неполных шифраторов структуры бинарного дерева неполных шифраторов, что увеличивает быстродействие устройства и упрощает его, требуя меньшее число диодов.

На чертеже показана функциональная схема двоичного шифратора с числом входов m 255 и числом выходов n 8.

Шифратор содержит неполные шифраторы 3,1-3,4 с тремя входами и двумя одноразрядными выходами, образующими выход устройства 4, при этом входы (j. 2i+1)-го неполного шифратора (i= 0,1. j=3,2) подсоединены к первой группе выходов [(j-1),i]-го неполного шифратора, где j уровень в бинарном дереве, а ко второй группе его выходов подсоединены входы (j.2i+2)-го неполного шифратора.

Неполный шифратор представляет собой квадратную сетку, составленную электрически не связанными друг с другом К вертикальными проводниками, образующими вторую группу выходов. Входы первого типа неполного шифратора подсоединены непосредственно к его выходам, и их число равняется 2*K входы второго типа подсоединены через встречно-направленные диоды в каждом узле сетки к соответствующим вертикальному и горизонтальному проводнику. Число входов второго типа равно K*K, а всего входов K **2+2*K (K+1)**2-i.

В представленном примере устройство содержит 494 диода, в то время как в прототипе оно содержало бы 690 диодов, Быстродействие устройства равно 3*t, где t время установки диода, в прототипе это время равно 4*t,
Отказ от оконечных полных шифраторов регуляризует структуру устройства, делая ее более однородной, что увеличивает технологичность изготовления устройства.

Устройство работает покаскадно. Сигнал, поступивший на один из входов первого типа устройства, передается либо на один из вертикальных, либо на один из горизонтальных выходов, если же сигнал поступает на один из входов второго типа, то он раздваивается в узле сетки неполного шифратора на соответствующие горизонтальный и вертикальный выходы, и далее передается на входы следующего каскада. Неполные шифраторы конечного каскада содержат только по одному вертикальному и горизонтальному проводнику, наличие сигналов на этих проводниках задает кодовую комбинацию, соответствующую инициированному входу.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации при реализации цифровых вычислительных машин и элементов дискретной автоматики. Целью изобретения является упрощение устройства, обеспечение его однородности и повышение быстродействия. Двоичный шифратор содержит неполные шифраторы с вертикальным и горизонтальным выходами и тремя входами, которые подсоединены к вертикальным выходам неполного шифратора предыдущего уровня для нечетного члена группы неполных шифраторов последующего уровня, и к горизонтальным выходам - для четного члена, аналогично соединяются входы неполных шифраторов с выходами неполных шифраторов исходного уровня для всех предыдущих уровней, входы неполного шифратора первого уровня образуют вход устройства. 1 ил.

ДВОИЧНЫЙ ШИФРАТОР, содержащий n групп шифраторов, входы первой группы шифраторов являются входами двоичного шифратора, первые и вторые выходы каждой i-й группы, где i 1,n-1, соединены с соответствующими первыми и вторыми входами (i + 1)-й группы шифраторов, а выходы n-й группы шифраторов являются выходами двоичного шифратора, причем первая группа шифраторов выполнена на неполном шифраторе, входы которого являются входами первой группы шифраторов, а вертикальные и горизонтальные выходы соответственно первыми и вторыми выходами первой группы шифраторов, вторая группа шифраторов содержит первый неполный шифратор, входы которого являются первыми входами второй группы шифраторов, отличающийся тем, что вторая группа шифраторов содержит второй неполный шифратор, а все последующие группы шифраторов выполнены на неполных шифраторах, где число неполных шифраторов в каждой i-й группе равно 2**(i - 1), а i номер группы, причем входы четных и нечетных неполных шифраторов каждой группы, начиная с третьей, являются соответственно вторыми и первыми входами данной группы шифраторов, вертикальные и горизонтальные выходы неполных шифраторов каждой группы шифраторов являются соответственно первыми и вторыми выходами данной группы, при этом входы второго неполного шифратора второй группы шифраторов являются вторыми входами данной группы шифраторов, а вертикальные и горизонтальные выходы соответственно первыми и вторыми выходами второй группы шифраторов.