УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ПРОЦЕССА ПЕРЕДАЧИ ИНФОРМАЦИИ Российский патент 1995 года по МПК G06F17/00 

Изобретение относится к специализированным средствам вычислительной техники и предназначено для моделирования процесса передачи информации.

Цель изобретения расширение функциональных возможностей устройства за счет моделирования передачи информации в системе с решающей обратной связью с адресным переспросом искаженных команд.

На фиг. 1 приведена функциональная схема устройства для моделирования процесса передачи информации; на фиг. 2, 3 и 4 временные диаграммы.

Устройство содержит формирователь 1 команд, состоящий из генератора 2 интервалов команд, генератора 3 тактовых импульсов, суммирующего 4 и вычитающего 5 счетчиков, первого 6 и второго 7 элементов И и элемента ИЛИ 8, первый 9 и второй 10 генераторы импульсов помех, первый 11 суммирующий счетчик, первый 12 и второй 13 триггеры, формирователь 14 интервалов запроса, первый 15 и второй 16 формирователи импульсов, первый 17-восьмой 24 элементы И, первый 25 четвертый 28 элементы ИЛИ, элемент задержки 29, триггер 30 и элемент задержки 31 в составе формирователя 1 команд, блок 32 регистров памяти, второй 33 и третий 34 суммирующие счетчики, третий 35 формирователь импульсов и вход 36 запуска устройства.

На фиг. 2 представлены эпюры напряжений, поясняющие функционирование второго 13 триггера в процессе повторной передачи сигнала запроса при различных состояниях триггера 13.

На фиг. 3 и 4 приведены временные диаграммы, поясняющие работу устройства. Цифрами на фиг. 2 и 3, 4 помечены эпюры напряжений на выходах соответствующих элементов устройства. Обозначениями t₁,t₈ отмечены временные интервалы, соответствующие длительностям передаваемых, команд. Временные диаграммы, приведенные на фиг. 3 и 4, иллюстрируют объединение в группы по три команды. На фиг. 3 приведена ситуация, когда вторая и третья команды в группе искажены сигналом помехи, а передача повторов этих команд произведена без искажений. На фиг. 4 приведена ситуация, когда третья команда во второй передаваемой группе, а также два ее повтора и три сигнала запроса искажены сигналами помех. На фиг. 2, 3 и 4 эпюры выходных сигналов триггеров 12, 13 и 30 представлены относительно их прямых выходов.

Полагаем положительную логику функционирования устройства.

Генератор 2 интервалов команд на своем выходе вырабатывает короткие по длительности импульсы, интервалы следования между которыми соответствуют длительностям передаваемых команд. Интервал первой команды в группе, которую формирует генератор 2, формируется относительно среза импульса, поступающего на инверсный вход запуска генератора 2. После поступления импульса на вход останова генератора 2 генерация импульсов окончания длительностей команд прекращается.

Генератор 3 тактовых импульсов вырабатывает периодическую последовательность импульсов, период следования которых должен быть не более величины 0,01 Т, где Т минимальная из длительностей команд. Фиксируя определенное число тактовых импульсов от генератора 3 за интервал длительности команды, счетчик 4 определяет косвенно длительность этой команды. С помощью вычитающего счетчика 5 осуществляется считывание длительности повтора команды, двоичное число которой заносится в счетчик 5 в параллельном коде из блока 32 регистров памяти.

Первый 9 и второй 10 генераторы импульсов помех вырабатывают случайные импульсы с определенными законами распределения вероятностей длительностей самих импульсов и интервалов времени между соседними импульсами. Единичное состояние первого 12 или второго 13 триггеров соответствует состоянию искажения передачи соответственно команды или сигнала запроса при их передаче соответственно в прямом или обратном канале.

Третий 34 суммирующий счетчик подсчитывает количество непрерывно передаваемых одна за одной команд, образующих группу, после передачи которой происходит повторная передача тех команд, которые были искажены сигналами помех при передаче на приемную сторону.

Первый 11 суммирующий счетчик осуществляет подсчет количества групп команд, переданных и принятых на приемной стороне без искажений всех команд. По достижении определенных чисел на выходах переполнения счетчиков 11 и 34 формируются высокие потенциалы, прекращающие процесс передачи соответственно групп команд и команд, входящих в одну группу.

С помощью второго 33 суммирующего счетчика осуществляется формирование коммутирующих сигналов, управляющих записью кодов длительности искаженных команд в соответствующие регистры блоки 32 регистров памяти. Количество регистров блока 32 должно быть не меньше количества команд, входящих в группу, т.е. определяется числом, по достижении которого срабатывает счетчик 34. Код первой искаженной команды в группе непрерывно передаваемых команд записывается в первый регистр блока 32, выходы которого являются разрядными выходами его первого регистра.

Формиpователь 14 интервалов запроса вырабатывает импульсы, длительность которых соответствует длительности передаваемых сигналов запроса по обратному каналу, а формирователи импульсов 15, 16 и 35 формируют короткие по длительности импульсы.

Соответствующее срабатывание генератора 2 интервалов команд, счетчиков 4, 5, 11, 33, 34, триггеров 12, 13 и 30, формирователей 14, 15, 16 и 35 и блока 32 регистров памяти происходит в момент действия передних фронтов сигналов, подаваемых на их соответствующие прямые входы, и задних срезов сигналов, подаваемых на их соответствующие инверсные входы.

Задержка элемента задержки 31 формирователя 1 команд определяется временем записи информации в блок 32 из суммирующего счетчика 4.

Время задержки элемента задержки 29 определяется временем срабатывания счетчика 11.

Устройство работает следующим образом.

Предварительно предположим, что триггеры 12, 13 и 30 и вычитающий счетчик 5 находятся в нулевом состоянии.

По сигналу, поступающему на вход 36 запуска устройства и проходящему через элемент ИЛИ 25, обнуляются суммирующие счетчики 11, 4, 33 и 34, запускается генератор 2 интервалов команд и переводится в единичное состояние триггер 30, вследствие чего открывается первый 6 элемент И формирователя 1 команд. На суммирующий вход счетчика 4 формирователя 1 команд поступают импульсы через элемент И 4 от генератора 3 тактовых импульсов, вследствие чего счетчик, фиксируя количество тактовых импульсов за интервал длительности команды, косвенно фиксирует длительность этой команды. По истечении длительности первой команды на выходе генератора 2 формируется короткий по длительности импульс, который обнуляет счетчик 4, а счетчик 34 переводит в первое состояние, после чего счетчик 4 будет фиксировать длительность второй команды. Аналогичным образом будут сформированы длительности всех команд, образующих передаваемую группу команд. При отсутствии сигналов помех от генератора 9 при формировании длительности группы команд с окончанием последней команды, входящей в сформированную группу, на выходе переполнения счетчика 34 сформируется высокий потенциал, вследствие чего формирователем 16 импульсов выработается короткий по длительности импульс, который через элемент ИЛИ 26 запустит формирователь 14 интервалов запроса. Таким образом, устройство перейдет в режим формирования сигнала запроса передачи следующей группы команд. Одновременно с запуском формирователя 14 обнулится триггер 30 и прекратит формирование сигналов команд генератор 2.

После окончания сигнала запроса формирователь импульсов 15 выработает короткий по длительности импульс, который пройдет через элемент И 22 на суммирующий вход счетчика 11, чем переведет его в первое состояние, что будет означать неискаженную передачу первой группы команд, а также пройдет через элементы задержки 29, И 17 и ИЛИ 25, чем обнулит счетчики 4 и 34, запустит генератор 2 и переведет в единичное состояние триггер 30. Этим устройство будет переведено в режим моделирования передачи следующей группы команд.

В случае искажения команды сигнал помехи от генератора 9 импульсов помех переводит первый 12 триггер в единичное состояние, вследствие чего открывается элемент И 23, через который от генератора 2 проходит импульс окончания интервала искаженной команды на вход записи блока 32 регистров памяти. По этому импульсу от генератора 2 в первый регистр блока 32 происходит запись кода длительности искаженной команды, после чего счетчик 33 переводится в первое состояние, вследствие чего код длительности второй искаженной команды запишется во второй регистр блока 32. Таким образом, в регистрах блока 32 будут записаны коды длительностей всех искаженных команд за интервал передачи одной группы команд.

После окончания каждой команды триггер 12 переводится в нулевое состояние сигналом от генератора 2, проходящим через элементы ИЛИ 27 и И 18 на инверсный нулевой вход триггера 12. Если сигнал помехи от генератора 9 действует во время передачи двух и более команд, то элемент И 18 будет закрыт и триггер 12 не обнулится.

После имитации передачи одной группы команд и после передачи на передающую сторону неискаженного сигнала запроса устройство переходит в режим адресного повтора передачи тех команд, которые были искажены при первоначальной передаче всей группы команд. Объединяя определенные единичные потенциалы с выходов блока 32 регистров памяти, элемент ИЛИ 28 открывает элемент И 21, через который проходит импульс от формирователя 15 на вход записи вычитающего счетчика 5, вследствие чего в счетчик 5 переписывается содержание первого регистра блока 32. Одновременно с этим обнуляется триггер 12, если открыт элемент И 18. После записи в счетчик 5 кода длительности первой в группе искаженной команды на выходе элемента ИЛИ 8 формируется единичный потенциал, который совместно с единичным потенциалом с инверсного выхода триггера 30 открывает элемент И 7, через который на вычитающий вход счетчика 5 начнут поступать тактовые импульсы от генератора 3. По истечении интервала длительности повторяемой команды на выходе элемента ИЛИ 8 сформируется нулевой потенциал. В этот момент времени элемент И 7 закроется, а формирователь 35 импульсов выработает импульс, который через элемент ИЛИ 26 запустит формирователь 14 интервалов запроса. Если во время моделирования передачи повтора команды не произойдет ее искажения, то открытым будет элемент И 24, через который импульс от формирователя 35 пройдет на вход сдвига блока 32. В результате этого в блоке 32 информация из каждого предшествующего регистра перепишется в последующий, после чего на выходах блока 32, т.е. в его первом регистре будут записан код длительности второй искаженной команды из переданной группы. После имитации передачи сигнала запроса будет промоделирована неискаженная повторная передача следующей искаженной команды по вышеприведенному алгоритму. Так будет происходить до тех пор, пока на выходах блока 32 не будут сформированы нулевые потенциалы, вследствие чего откроется элемент И 22 и через него от формирователя 15 пройдет импульс, который вызовет передачу следующей группы команд.

В случае, если произойдет искажение команды при ее повторной передаче, то нулевым сигналом с инверсного выхода триггера 12 закроется элемент И 24, через который импульс от формирователя 35 на вход сдвига блока 32 регистров памяти не пройдет и на выходах блока 32 останется код длительности команды, повторная передача которой была только что промоделирована. В этом случае опять после формирования сигнала запроса будет промоделирована передача искаженной команды уже в третий раз. Так будет происходить до передачи этой команды без искажений.

В случае, если во время формирования сигнала запроса выработаются генератором 10 сигналы помех, которые переведут через открытый элемент И 19 триггер 13 в единичное состояние, то импульс от формирователя 15 через открытый элемент И 20 и элемент ИЛИ 26 опять запустит формирователь 14, чем будет повторена передача сигнала запроса. При этом по данному алгоритму сигнала запроса будет формироваться до тех пор, пока не будет промоделирована его неискаженная передача.

После имитации неискаженной передачи определенного числа групп команд, которое определяется появлением единичного потенциала на выходе переполнения счетчика 11, элемент И 17 запирается и сигнал разрешения передачи очередной группы команд через него не проходит, чем прекращается моделирование передачи информации в системе с pешающей обратной связью с адресным переспросом.

Изобретение относится к специализированным средствам вычислительной техники и предназначено для моделирования процесса передачи информации. Цель изобретения расширение функциональных возможностей за счет моделирования передачи информации в системе с решающей обратной связью с адресным переспросом искаженных команд. Сущность изобретения состоит в придании устройству возможности моделирования передачи групп команд с адресным переспросом тех команд, которые подверглись искажению при передаче по прямому каналу под действием сигналов помех, действующих в этом канале. 4 ил.

УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ПРОЦЕССА ПЕРЕДАЧИ ИНФОРМАЦИИ, содержащее формирователь команд, состоящий из генератора интервалов команд, генератора тактовых импульсов, суммирующего и вычитающего стетчиков, первого и второго элементов И и элемента ИЛИ, первый суммирующий счетчик, первый и второй триггеры, формирователь интервалов запроса, первый и второй формирователи импульсов, четыре элемента ИЛИ, первый и второй генераторы импульсов помех, элемент задержки, восемь элементов И, причем входом запуска устройства являются установочный вход первого суммирующего счетчика и первый вход первого элемента ИЛИ, выход первого элемента ИЛИ подключен к инверсному входу запуска генератора интервалов команд и первому установочному входу суммирующего счетчика формирователя команд, выход генератора тактовых импульсов формирователя команд соединен с первыми входами первого и второго элементов И формирователя команд, выходы которых подключены соответственно к суммирующему и вычитающему входам соответственно суммирующего и вычитающего счетчиков формирователя команд, выходы вычитающего счетчика формирователя команд соединены с соответствующими входами элемента ИЛИ, выход которого подключен к второму входу второго элемента И формирователя команд, выход первого генератора импульсов помех соединен с инверсным входом второго элемента И, выход которого подключен к инверсному нулевому входу первого триггера, выход второго элемента ИЛИ соединен с инверсным входом запуска формирователя интервалов запроса, выход которого подключен к первому входу третьего элемента И и к инверсному входу запуска первого формирователя импульсов, выход которого соединен с инверсным нулевым входом второго триггера и с первыми входами четвертого и пятого элементов И, вторые входы которых подключены соответственно к прямому и инверсному выходам второго триггера, единичный вход которого соединен с выходом третьего элемента И, второй вход которого подключен к выходу второго генератора импульсов помех, выход шестого элемента И соединен с входом элемента задержки и с суммирующим входом первого суммирующего счетчика, выход переполнения которого подключен к инверсному входу первого элемента И, выход элемента задержки соединен с прямым входом первого элемента И, выход которого подключен к второму входу первого элемента ИЛИ, выход четвертого элемента И соединен с первым входом второго элемента ИЛИ, отличающееся тем, что в него введены блок регистров памяти, второй и третий суммирующие счетчики, третий формирователь импульсов, седьмой и восьмой элементы И, в формирователь команд введены триггер и элемент задержки, причем выход первого элемента ИЛИ подключен к инверсному единичному входу триггера формирователя команд, установочным входам второго и третьего суммирующих счетчиков и первому входу третьего элемента ИЛИ, прямой и инверсный выходы триггера формирователя команд соединены соответственно с вторым входом первого и третьим входом второго элементов И формирователя команд, выходы суммирующего счетчика которого подключены к информационным входам блока регистров памяти, выходы которого соединены с разрядными входами вычитающего счетчика формирователя команд и с соответствующими входами четвертого элемента ИЛИ, выход которого подключен к третьему входу пятого и инверсному входу шестого элементов И, выход пятого элемента И соединен с входом записи вычитающего счетчика формирователя команд и вторым входом третьего элемента ИЛИ, выход которого подключен к прямому входу второго элемента И, выход генератора интервалов команд формирователя команд соединен с входом элемента задержки формирователя команд, третьим входом третьего элемента ИЛИ, суммирующим входом третьего суммирующего счетчика и первым входом седьмого элемента И, выход которого подключен к входу записи блока регистров памяти и к инверсному суммирующему входу второго суммирующего счетчика, выходы которого соединены с адресными входами блока регистров памяти, вход сдвига которого подключен к выходу восьмого элемента И, выход первого генератора импульсов помех подключен к единичному входу первого триггера, прямой и инверсный выходы которого соединены соответственно с вторым и первым входами соответственно седьмого и восьмого элементов И, выход переполнения третьего суммирующего счетчика подключен к инверсному входу седьмого, второму входу восьмого элементов И и к входу запуска второго формирователя, импульсов, выход которого соединен с вторым входом второго элемента ИЛИ, входом останова генератора интервалов команд формирователя команд и нулевым входом триггера формирователя команд, выход элемента задержки которого подключен к второму установочному входу суммирующего счетчика формирователя команд, выход элемента ИЛИ формирователя команд соединен с инверсным входом запуска третьего формирователя импульсов, выход которого подключен к третьим входам второго элемента ИЛИ и восьмого элемента И, инверсный выход второго триггера соединен с первым входом шестого элемента И, второй вход которого подключен к выходу первого формирователя импульсов.