УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ Российский патент 1994 года по МПК H03M13/00 

Изобретение относится к электросвязи и может быть использовано в системах передачи дискретной информации.

Известно устройство для передачи и приема дискретной информации, содержащее на передающей стороне блок выделения фронта сигнала, триггер, три элемента И, суммирующий счетчик, генератор псевдослучайной последовательности (ПСП), блок задержки, вычитающий счетчик и элемент ИЛИ, а на приемной стороне два элемента И, два триггера, суммирующий счетчик, генератор ПСП, инвертор, накопитель, вычитающий счетчик и дешифратор [1].

Однако известное устройство обладает относительно низкой скоростью передачи информации, так как один двоичный разряд кодируемого кодового слова несет информацию только о полярности посылки исходного дискретного сигнала и не несет информации о длительности этой посылки. Это устройство имеет низкую помехоустойчивость, так как искажение любого кодового слова ПСП ведет к потере значения фазы ПСП.

Наиболее близким по технической сущности к предлагаемому устройству является устройство для передачи и приема дискретной информации, содержащее на передающей стороне первый элемент И, суммирующий счетчик, элемент ИЛИ, второй элемент И, генератор ПСП, формирователь импульсов, счетчик импульсов, первый дополнительный элемент ИЛИ, сумматор по модулю два, второй дополнительный элемент И, первый и второй дополнительные блоки задержки, на приемной стороне выделитель ПСП, блок сравнения, триггер, элемент И, суммирующий счетчик, накопитель, дополнительный триггер, генератор ПСП, регистр сдвига, первый кодопреобразователь, второй регистр сдвига, третий кодопреобразователь, счетчик импульсов [2].

Однако известное устройство также обладает низкой помехоустойчивостью.

Цель изобретения - повышение помехоустойчивости устройства за счет исправления ошибок кодовых групп ПСП.

На фиг. 1 представлена функциональная схема устройства для передачи и приема дискретной информации; на фиг. 2 - функциональная схема блока формирования групп ПСП; на фиг. 3 и 4 - конструктивное выполнение блоков коммутации; на фиг. 5 - функциональная схема выделителя ПСП; на фиг. 6 приведены временные диаграммы, иллюстрирующие алгоритм работы выделителя ПСП; на фиг. 7 - функциональная схема блока записи-считывания.

Устройство содержит на передающей стороне первый элемент И 1, суммирующий счетчик 2, второй 3, третий 4 и четвертый 5 элементы И, формирователь 6 импульсов, вычитающий счетчик 7, первый 8 и второй 9 блоки задержки, генератор 10 ПСП, сумматор 11 по модулю два, первый элемент ИЛИ 12, первый распределитель 13 импульсов, группу регистров 14₁-14_К (образующих параллельную группу), блок 15 коммутации, пятый элемент И 16, делитель 17 частоты, второй элемент ИЛИ 18, второй распределитель 19 импульсов, на приемной стороне выделитель 20 ПСП, первый 21 и второй 22 блоки сравнения, блок 23 формирования групп ПСП, счетчик 24 импульсов, триггер 25, первый элемент И 26, первый накопитель 27, первый 28, второй 29 и третий 30 регистры, кодопреобразователь 31, второй 32, третий 33 и четвертый 34 элементы И, блок 35 записи-считывания, четвертый регистр 36, второй накопитель 37, блок 38 коммутации, формирователь 39 импульсов. Передающая и приемная стороны устройства связаны через канал 40 связи.

Блок 23 формирования групп ПСП (фиг. 2) содержит генератор 41 ПСП, триггере 42, кодопреобразователь 43, группу элементов И 44₁-44_n-1.

Блок 15 коммутации (фиг. 3) на передающей стороне содержит К групп параллельных элементов и 45₁-45_К и одну группу параллельных элементов ИЛИ 46.

Блок 38 коммутации (фиг. 4) на приемной стороне содержит две группы параллельных элементов И 47 и 48 и одну группу параллельных элементов ИЛИ 49.

Выделитель 20 ПСП (фиг. 5) содержит первый 50, второй 51 и третий 52 формирователи импульсов, первый 53, второй 54, третий 55 и четвертый 56 элементы И, первый 57 и второй 58 элементы ИЛИ, первый 59 и второй 60 триггеры, первый 61 и второй 62 генераторы импульсов, первый 63, второй 64 и третий 65 счетчики импульсов и первый 66 и второй 67 регистры.

Блок 35 записи-считывания (фиг. 7) содержит первый 68, второй 69 и третий 70 формирователи импульсов, первый 71, второй 72, третий 73 и четвертый 74 триггеры, первый 75, второй 76 и третий 77 элементы И, первый 78 и второй 79 элементы 2-2И-ИЛИ, первый 80 и второй 81 элементы И-НЕ, первый 82 и второй 83 инверторы.

Устройство для передачи и приема дискретной информации работает следующим образом.

Передаваемый дискретный сигнал поступает на информационный вход устройства (фиг. 1), т.е. на первый вход первого элемента И 1. На его второй вход со считывающего входа устройства поступает периодическая последовательность счетных импульсов, период следования которых τ . В произвольные относительно передаваемого дискретного сигнала моменты времени на опорный вход устройства поступают импульсы опорной последовательности, период следования которых Т_о. При этом в интервале времени между любыми опорными импульсами не может быть более одного фронта передаваемого дискретного сигнала. С поступлением опорного импульса на вход первого распределителя 13 импульсов у последнего возбуждается один из выходов, вследствие чего в соответствующий регистр 14 записывается информация, которая была в суммирующем счетчике 2 (в двоичном коде - длительность единичного потенциала исходного дискретного сигнала в период между двумя соседними опорными импульсами), после чего счетчик 2 обнуляется, так как каждый опорный импульс поступает на его задержанный обнуляющий вход. При этом счетные импульсы через первый элемент И 1 поступает на счетный вход суммирующего счетчика 2, если элемент И 1 открыт единичным потенциалом передаваемого дискретного сигнала.

Цикл передачи занимает интервал времени в К опорных интервалов Т_о и начинается с появлением сигнала на первом выходе распределителя 13 импульсов, при котором информация о длительности единичной посылки во время опорного интервала длительностью Т_о из суммирующего счетчика 2 переписывается в первый регистр 14₁ из параллельной группы. Одновременно сигналом с первого выхода распределителя 13 импульсов формирователь 6 импульсов вырабатывает импульс, переводящий счетчик 7 в его предельное состояние, которое уменьшается с поступлением импульсов на его инверсный счетный вход. Одновременно с этим делитель 17 частоты и второй распределитель 19 импульсов устанавливаются в исходное состояние. Сигнал с первого выхода распределителя 19 импульсов коммутирует начальный номер фазы с выходов первого регистра 141 из параллельной группы на информационные выходы блока 15 коммутации и далее на информационные входы генератора 10 ПСП. По импульсу, проходящему от формирователя 6 импульсов через второй элемент ИЛИ 18 на инверсный вход записи генератора 10 ПСП, начальный номер фазы записывается в ячейки регистра (не показаны) генератора 10 ПСП.

Единичный потенциал с прямого выхода счетчика 7 поступает через первый элемент ИЛИ 12 в канал 40 связи и далее на приемную сторону. Этот импульс является маркером, сигнализирующим на приемную сторону о начале поступления К кодовых групп ПСП. По тактовому входу устройства поступают высокочастотные тактовые импульсы (ВТИ), длительность которых равна половине их периода t_о. Задним фронтом второго импульса из последовательности ВТИ, который поступает на инверсный счетный вход счетчика 7 через второй элемент И 3, счетчик 7 переводится в состояние, при котором на его прямом и инверсном выходах формируются соответственно нулевой и единичный потенциалы. Время задержки второго блока 9 задержки выбирается больше времени задержки первого блока 8 задержки и меньше половины периода tо. Единичным потенциалом с инверсного выхода счетчика 7 открывается третий 4, четвертый 5 и пятый 16 элементы И. На тактовый вход генератора 10 ПСП и на вход делителя 17 частоты начинают поступать ВТИ. Под действием этих ВТИ производится сдвиг фазы ПСП относительно начальной, записанной в генераторе 10 ПСП, на число ее градаций, соответствующее длине кодового слова выбранной ПСП, достаточной для исправления ошибок определенной кратности. Например, для ПСП длиной М = 7 для исправления однократных ошибок необходимо минимальное кодовое расстояние между кодовыми группами фаз ПСП α_мин = =3, что обеспечивается выбором длины кодовой группы l = 6. Для примера: если ПСП генерируется на основе образующего полинома Р(х) = х³ + х + 1 и имеет вид 1011100, то для кода начальной фазы 010 комбинации ПСП в n-1 = 6 символов имеет вид 010111, а для кода начальной фазы 111 соответствующая комбинация ПСП - 110010. В сумматоре 11 по модулю два и в четвертом элементе И 5 формируется кодовая группа ПСП биимпульсного кода, которая через первый элемент ИЛИ 12 выдается в канал 40 связи сразу же за маркерным сигналом.

Аналогично информация переписывается из суммирующего счетчика 2 во второй регистр 14₂ из параллельной группы во время второго опорного интервала посредством импульса записи с поступающего второго выхода распределителя 13 импульсов, после чего во время интервала возбуждения второго выхода распределителя 19 импульсов (после подсчета делителем 17 ча- стоты l импульсов) происходят формирование второй кодовой группы ПСП и выдача ее в канал 40 связи сразу же за первой группой по алгоритму, описанному выше. При этом в роли сигналов, осуществляющих запись кода начальной фазы в генератор 10 ПСП и изменение состояний распределителя 19 импульсов, выступают импульсы, сформированные на выходе делителя 17 частоты. Так происходит до тех пор, пока не будет опрошен последний К-й регистр. 14_К из параллельной группы, после чего цикл формирования К кодовых групп ПСП под одним маркерным сигналом будет повторен.

Принимаемая с выхода канала 40 связи последовательность поступает на выделитель 20 ПСП, где определяются последовательно символы кодовых групп ПСП, формируемые на информационных выходах выделителя 20 ПСП. После определения символов каждой группы ПСП с дополнительного выхода выделителя 20 ПСП сигнал устанавливает счетчик 24 импульсов в исходное состояние, а триггер 25 - в единичное состояние, что приводит к открыванию первого 26 и второго 32 элементов И, после чего с дополнительного тактового входа устройства на инверсные счетный вход счетчика 24 импульсов, тактовый вход генератора 41 ПСП и триггер 42 блока 23 формирования групп ПСП начинают поступать импульсы, период следования которых τ_o, производящие сдвиг принятой (предыдущей) комбинации ПСП относительно принимаемой. Сдвиг осуществляется до совпадения указанных последовательностей (соответственно с информационных выходов выделителя 20 ПСП и блока 23 формирования групп ПСП) в первом блоке 21 сравнения или до количества несовпадений символов указанных комбинаций, не превышающего порога ( α_мин - 1)/2. До указанного совпадения триггер 42 блока 23 находится в единичном состоянии, открывающем элементы 44₁-44_n-1 параллельной группы, вследствие чего на их выходах формируется комбинация, повторяющая ту, что формируется на информационных выходах генератора 41 ПСП. С поступлением М-го импульса на первом выходе счетчика 24 импульсов формируется единичный сигнал, устанавливающий триггер 42 блока 23 в нулевое состояние, вследствие чего элементы И 44₁-44_n-1 закрываются и на информационных выходах блока 23 формируется нулевая комбинация в дополнение к М комбинациям, сформированным ранее генератором 41 ПСП. С поступлением (М+1)-го импульса на втором выходе счетчика 24 формируется сигнал "Ошибка", сигнализирующий о том, что за предыдущие М+1 тактов не было найдено комбинации, с точностью до ( α_мин - 1)/2 символов совпадающей с той, которая была принята из канала 40 связи выделителем 20 ПСП.

Если в блоке 21 сравнения наступает момент совпадения комбинаций или число несовпадающих символов не превышает величины ( α_мин - 1)/2, то на его выходе формируется сигнал, устанавливающий триггер 25 устройства в нулевое состояние. Вследствие этого формирователь 39 импульсов формирует сигнал, осуществляющий запись начального кода принятой кодовой группы ПСП из блока 23 в четвертый регистр 36, откуда эта информация далее переписывается в первый 27 или второй 37 накопитель, причем этой перезаписью управляет блок 35 записи-считывания. Информация в регистре 36 представляет собой двоичную кодовую комбинацию, введенную на передающей стороне в суммирующий счетчик 2 за время опорного интервала. Наличие двух накопителей объясняется тем, что время передачи кодовой группы ПСП, равное величине lt_о, меньше опорного интервала Т_о. Поэтому при непрерывном анализе кодовых групп ПСП присутствую периоды времени опорных интервалов Т_о, во время которых необходимо формировать одновременно два соседних начальных кода, соответствующих соседним кодовым группам ПСП.

С дополнительного опорного входа устройства в произвольные моменты времени относительно опорных импульсов на передающей стороне поступают импульсы опорной последовательности с тем же периодом Т_о. Каждый такой импульс поступает в блок 35 записи-считывания, который формирует на своем первом или втором дополнительном выходе сигнал разрешения считывания информации из первого 27 или второго 37 накопителя посредством блока 38 коммутации в зависимости от того, в какой из накопителей информация с регистра 36 записана раньше. Информация из блока 38 коммутации переписывается в первый регистр 28, из которого по следующему опорному импульсу переписывается во второй регистр 29, после чего в регистре 28 информация обновляется второй кодовой группой.

Для раскодирования принимаемых двоичных комбинаций и принятия решения о полярности предлагаемого сигнала анализируются по две следующие друг за другом кодовые группы, записанные соответственно в регистрах 28 и 29. Второй блок 22 сравнения суммирует числа, записанные в регистрах 28 и 29, и указанную сумму сравнивает с числом n-1. Если указанная сумма превышает или равна числу n-1, то это означает, что на передающей стороне была закодирована единичная посылка дискретного сигнала длительностью Т_пос1 за время опорного интервала времени, причем (n-1) τ ≅ Т_пос1, и она была расположена в средней части анализируемого интервала времени длительностью 2Т_о. При этом на выходе второго блока 22 сравнения вырабатывается единичный сигнал. Если сумма не превышает числа n-1, то расположенная в средней части анализируемого интервала длительностью 2Т_о была закодирована нулевая посылка длительностью Т_пос0, причем (n-1) τ< T _посО. При этом на выходе второго блока 22 сравнения вырабатывается нулевой сигнал. Кодопреобразователь 31 выполняет функцию обратного преобразования двоичного кода, записанного в регистре 29, в соответствующее этому коду количество "единиц" на своих выходах, распределенных в зависимости от дополнительного сигнала от блока 22 сравнения на начальных или конечных номерах выходов кодопреобразователя 31. Информация из кодопреобразователя 31 в параллельном коде записывается в регистр 30 посредством опорных импульсов, поступающих на его вход записи, в первые (n-1) разряды регистра 30, а считывается эта информация с последнего n-го разряда регистра 30 в последовательном коде на информационный выход устройства посредством считывающих импульсов периода τ , поступающих на сдвиговый вход регистра 30 с дополнительного считывающего входа устройства.

На фиг. 6 приведены временные диаграммы, иллюстрирующие алгоритмы работы устройства в целом и выделителя 20 ПСП в частности для случая, когда элементарная посылка исходного дискретного сигнала длительностью Т (фиг. 6 г) стробируется семью стробирующими импульсами периода τ (фиг. 6б), т.е. Т = Т_о + τ= 7, где Т_о - период следования опорных импульсов ( фиг. 6 а). При этом период следования ВТИ t_o = (6 τ)/ 7 (фиг. 6 в). Во время дейcтвия первого опорного интервала иcходный cигнал (фиг. 6г) стробируется одним стробирующим импульсом, что соответствует двоичному коду (001). Во время действия следующего второго опорного интервала этот исходный сигнал стробируется шестью стробирующими импульсами, что соответствует двоичному коду (110). На фиг. 6д приведены эпюры биимпульсного кода, передаваемого по каналу 40 связи. При этом на фиг. 6д показан случай, когда за маркерным сигналом М передаются две (К = 2) кодовые группы ПСП А и В, соответствующие исходным двоичным кодам, т.е. (001) ->> А(101110) и (110)->> ->>В(110010).

Принимаемая с выхода канала 40 связи последовательность (фиг. 6д) поступает на выделитель 20 ПСП, где определяется значение фазы ПСП следующим образом. Принимаемая из канала 40 связи последовательность (фиг. 6д) поступает на входы формирователей 50 и 51 импульсов и элемент И 55. При этом на выходе формирователя 50 импульсов выделяются передние фронты импульсов принимаемой последовательности (фиг. 6е), а на выходе формирователя 51 импульсов выделяются задние фронты импульсов принимаемой последовательности (фиг. 6ж). Счетчик 63 импульсов находится в состоянии, при котором на его выходе переполнения формируется нулевой сигнал, открывающий элемент И 55. Таким образом, на счетный вход счетчика 63 импульсов начинают поступать от генератора 61 импульсы, посредством которых через интервал времени, лежащий в пределах от t_о до 1,25 t_o, на выходе переполнения счетчика 63 формируется импульс (фиг. 6з) до тех пор, пока счетчик 63 не обнулится задним фронтом маркерного сигнала, поступающего на его инверсный обнуляющий вход. Задним фронтом импульса с выхода счетчика 63 триггер 60 переводится в единичное состояние (фиг. 6и), вследствие чего совместно с нулевым сигналом с выхода переполнения счетчика 64 импульсов открывается элемент И 56 и запускается генератор 62 импульсов. Триггер 60 находится в единичном состоянии весь период анализа К групп ПСП. С выхода генератора 61 импульсов через открытый элемент И 56 на счетный вход счетчика 64 импульсов начинают поступать импульсы и через интервал времени, лежащий в пределах от 0,5 t_o до 0,75 t_o, на выходе переполнения счетчика 64 появляется единичный сигнал (фиг. 6л), открывающий элементы И 53 и 54 и запирающий элемент И 56. Вследствие этого на единичный и нулевой входы триггера 59 поступают сигналы (соответственно фиг. 6м и 6н), переводящие его соответственно в единичное и нулевое состояние (фиг. 6о) в соответствии с кодом групп ПСП биимпульсного кода (фиг. 6д).

Сигналы, поступающие на входы триггера 59, объединяются в элементе ИЛИ 57 (фиг. 6п) и далее поступают на инверсный вход записи регистра 66, посредством чего воспроизведенная информация групп ПСП из триггера 59 в последовательном коде перезаписывается в регистр 66 (фиг. 6р). Импульсами от генератора 62 импульсов происходят перезапись в параллельном коде информации из регистра 66 в регистр 67, выступающий в качестве промежуточного носителя информации, и обнуление счетчика 64 для подготовки его к анализу следующих символов групп ПСП. Импульсы, формируемые генератором 62 импульсов, формируют окончание интервала анализа очередной группы ПСП. После подсчета К импульсов от генератора 62 счетчиком 65 импульсов на выходе последнего формируется единичный сигнал, после выделения переднего фронта которого формирователем 52 импульсов происходит запрещение формирования импульсов генератором ПСП, подготавливаются к анализу очередные К кодовые группы ПСП.

Функционирование блока 35 записи-считывания (фиг. 7) происходит следующим образом. Допустим, что триггеры 71-74 блока 35 находятся в нулевом состоянии. При поступлении сигнала с инверсного выхода триггер 71 переводится в единичное состояние. Далее через формирователь 69 импульсов и элемент И 33 устройства сигнал записи поступает на вход записи первого накопителя 27 устройства, в который перезаписывается информация из четвертого регистра 36 устройства. Одновременно с этим в единичное состояние переводится триггер 72 блока 35, т.е. нулевые потенциалы с прямых выходов триггеров 73 и 74 формируют на выходе элемента И-НЕ 81 единичный потенциал, открывающий первую схему И элемента 2-2И-ИЛИ 78, через который также проходит сигнал с выхода формирователя 68 импульсов на инверсный вход триггера 72. Если после этого вновь в блок 35 поступает сигнал записи, то в единичное состояние переводится триггер 73 сигналом с выхода формирователя 68 импульсов через открытый элемент И 75. Элемент И 75 открывается единичным сигналом с прямого выхода триггера 71. Далее аналогично сигнал записи через формирователь 70 импульсов и элемент И 34 устройства поступает на вход записи второго накопителя 37 устройства, в который перезаписывается информация из четвертого регистра 36 устройства. Триггер 74 остается в нулевом состоянии. При этом на выходе инвертора 82 присутствует единичный потенциал, а на выходе инвертора 82 - нулевой.

При поступлении сигнала считывания с дополнительного входа опорных импульсов устройства информация через открытые элементы И 47 перезаписывается в регистр 28 устройства с первого накопителя 27. При этом сигнал считывания через открытый элемент И 76 переводит в нулевое состояние триггеры 71 и 72 блока 35 и открытую вторую схему И элемента 2-2И-ИЛИ 79 - в единичное состояние триггер 74. Если после этого поступает очередной сигнал записи, то информация опять записывается в первый накопитель 27, триггер 71 находится в единичном состоянии, а триггер 72 - в нулевом, так как первая схема И элемента 2-2И-ИЛИ 78 закрыта нулевым сигналом с выхода элемента И-НЕ 81. На выходе инвертора 82 присутствует нулевой потенциал, а на выходе инвертора 83 - единичный. В данной ситуации при поступлении очередного сигнала считывания информация уже через открытые элементы И 48 перезаписывается в регистр 28 устройства с второго накопителя 37, а из регистра 28 предыдущая информация перезаписывается в регистр 29.

Технико-экономическое преимущество заявляемого устройства по сравнению с устройством-прототипом состоит в возможности объединения нескольких кодовых групп ПСП, несущих информацию о длительности единичной посылки, под одним маркерным сигналом, определяющим начало анализа указанных кодовых групп, а также в возможности повышения помехоустойчивости передаваемой информации посредством исправления ошибок определенной кратности, возникающих в передаваемых по каналу связи кодовых группах. Вследствие этого, выигрыш по обобщенному параметру величины удельной ошибки в предлагаемом устройстве по сравнению с устройством-прототипом составляет величину μ = 33,2%.

Положительный эффект, который может быть получен от применения предложенного устройства, состоит в том, что представляется возможность передавать информацию за меньшее время с повышенной достоверностью ее приема.

Изобретение относится к электросвязи и может быть использовано в системах передачи информации. Цель изобретения - повышение помехоустойчивости устройства за счет исправления ошибок в кодовых группах псевдослучайной последовательности (ПСП). Достижение цели изобретения обеспечивается введением в устройство на передающей стороне распределителя 13 импульсов, регистров 14₁-14_K , образующих параллельную группу, блока 15 коммутации, элемента И 16, делителя 17 частоты, элемента ИЛИ 18, распределителя 19 импульсов, на приемной стороне элементов И 32 - 34, блока 35 записи-считывания, регистра 36, накопителя 37, блока 38 коммутации и формирователя 39 импульсов, причем в блок 23 формирования групп ПСП введены триггер, кодопреобразователь и элементы И, образующие параллельную группу, блок 15 коммутации на передающей стороне содержит K групп параллельных элементов И и одну группу параллельных элементов ИЛИ, а блок 38 коммутации на приемной стороне содержит две группы параллельных элементов И и одну группу параллельных элементов ИЛИ, выделитель 20 ПСП содержит три формирователя импульсов, четыре элемента И, два элемента ИЛИ, два триггера, два генератора импульсов, три счетчика импульсов и два регистра, а блок 35 записи-считывания содержит три формирователя импульсов, четыре триггера, три элемента И, два элемента 2-2И-ИЛИ, два элемента И-НЕ и два инвертора. Сущность изобретения состоит в формировании кодовых групп градаций фаз ПСП одинаковой длины, соответствующих определенному исходному состоянию ячеек регистра сдвига, генерирующего ПСП, с возможностью последующего исправления ошибок определенной кратности, возникающих при передаче указанных кодовых групп ПСП, а также в объединении нескольких групп градаций фаз ПСП под одним маркерным сигналом. 3 з.п. ф-лы, 7 ил.

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащее на передающей стороне первый - четвертый элементы И, суммирующий счетчик, формирователь импульсов, вычитающий счетчик, первый и второй блоки задержки, генератор псевдослучайной последовательности (ПСП), сумматор по модулю два, первый элемент ИЛИ, причем информационный, считывающий и опорный входы устройства являются соответственно первым и вторым входами первого элемента И и обнуляющим входом суммирующего счетчика, счетный вход которого соединен с выходом первого элемента И, тактовый вход устройства через второй блок задержки соединен с вторым входом третьего элемента И и с первым входом второго элемента И, выход которого соединен с инверсным счетным входом вычитающего счетчика, а второй вход через первый блок задержки - с прямым выходом вычитающего счетчика, установочный вход которого подключен к выходу формирователя импульсов, а инверсный выход - к первым входам третьего и четвертого элементов И, выход третьего элемента И соединен с вторым входом сумматора по модулю два и с тактовым входом генератора псевдослучайной последовательности, выход которого соединен с первым входом сумматора по модулю два, выход которого подключен к второму входу четвертого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого подключен к каналу связи, на приемной стороне - выделитель псевдослучайной последовательности, первый и второй блоки сравнения, первый элемент И, первый вход которого является дополнительным тактовым входом устройства, блок формирования групп псевдослучайной последовательности, тактовый вход которого связан с выходом первого элемента И, счетчик импульсов, триггер, первый накопитель, первый - третий регистры и кодопреобразователь, информационный вход выделителя псевдослучайной последовательности подключен к каналу связи, дополнительный выход соединен с обнуляющим входом счетчика импульсов и с единичным входом триггера, прямой выход которого соединен с вторым входом первого элемента И, а нулевой вход - с выходом первого блока сравнения, первая и вторая группы входов которого подключены к информационным выходам соответственно выделителя псевдослучайной последовательности и блока формирования групп псевдослучайной последовательности, информационные выходы первого и второго регистров соединены соответственно с первой и второй группами входов второго блока сравнения, выход которого является дополнительным входом кодопреобразователя, входы которого соединены с информационными выходами второго регистра, а выходы - с информационными входами третьего регистра, сдвиговый вход которого является дополнительным считывающим входом устройства, а выход - информационным выходом устройства, отличающееся тем, что, с целью повышения помехоустойчивости устройства за счет исправления ошибок кодовых групп псевдослучайной последовательности, введены на передающей стороне первый и второй распределители импульсов, группа регистров, блок коммутации, пятый элемент И, делитель частоты и элемент ИЛИ, обнуляющий вход суммирующего счетчика соединен с входом первого распределителя импульсов, соответствующие выходы которого подключены к входу записи соответствующих регистров группы, выходы которых подключены к соответствующим группам входов блока коммутации, информационные выходы которого соединены с информационными входами генератора псевдослучайной последовательности, инверсный вход записи которого соединен с выходом второго элемента ИЛИ, вход записи первого регистра группы через формирователь импульсов соединен с установочными входами делителя частоты и второго распределителя импульсов и с вторым входом второго элемента ИЛИ, первый вход которого подключен к выходу делителя частоты и к входу второго распределителя импульсов, выходы которого соединены с коммутирующими входами блока коммутации, вход второго блока задержки соединен с вторым входом пятого элемента И, выход которого соединен с входом делителя частоты, первый вход пятого элемента И соединен с первым входом четвертого элемента И, второй вход первого элемента ИЛИ соединен с входом первого блока задержки, разрядные выходы суммирующего счетчика подключены к информационным входам регистров группы, на приемной стороне введены второй - четвертый элементы И, блок записи-считывания, формирователь импульсов, четвертый регистр, второй накопитель и блок коммутации, кодовые выходы блока формирования групп псевдослучайной последовательности соединены с информационными входами четвертого регистра, выходы которого соединены с информационными входами первого и второго накопителей, выходы которых подключены соответственно к первой и второй группам входов блока коммутации, выходы которого соединены с информационными входами первого регистра, вход записи которого объединен с входами записи второго и третьего регистров, с дополнительным опорным входом устройства и со считывающим входом блока записи-считывания, вход записи которого соединен с инверсным выходом триггера непосредственно и через формирователь импульсов - с входом записи четвертого регистра и с первыми входами третьего и четвертого элементов И, выходы которых соединены с входами записи соответственно первого и второго накопителей, выход первого элемента И соединен с прямым входом второго элемента И, выход которого подключен к инверсному счетному входу счетчика импульсов, первый выход которого соединен с установочным входом блока формирования групп псевдослучайной последовательности, второй выход счетчика импульсов является выходом "Ошибка" устройства и подключен к инверсному входу второго элемента И, вторые входы третьего и четвертого элементов И подключены соответственно к первому и второму выходам блока записи-считывания, первый и второй дополнительные выходы которого соединены соответственно с первым и вторым входами блока коммутации, соответствующие информационные входы второго регистра соединены с соответствующими выходами первого регистра. 2. Устройство по п. 1, отличающееся тем, что блок формирования групп псевдослучайной последовательности, инверсный тактовый вход которого является тактовым входом блока формирования групп псевдослучайной последовательности, триггер, группу элементов И и кодопреобразователь, причем установочный вход блока формирования групп псевдослучайной последовательности является нулевым входом триггера, единичный вход которого соединен с инверсным тактовым входом генератора псевдослучайной последовательности, информационные выходы которого соединены с вторыми входами соответствующих элементов И группы, выходы которых являются информационными выходами блока формирования групп псевдослучайной последовательности, кодовые выходы которого являются выходами кодопреобразователя, входы которого являются информационными выходами генератора псевдослучайной последовательности, прямой выход триггера соединен с первыми входами элементов И группы. 3. Устройство по п.1, отличающееся тем, что выделитель ПСП содержит первый-четвертый элементы И, первый - третий формирователи импульсов, первый и второй генераторы импульсов, первый и второй элементы ИЛИ, первый и второй триггеры, первый и второй регистры и первый - третий счетчики импульсов, информационный вход выделителя ПСП является первым входом третьего элемента И, входами первого и второго формирователей импульсов и обнуляющим инверсным входом первого счетчика импульсов, выход переполнения которого соединен с инверсным единичным входом второго триггера и входом третьего элемента И, выход первого генератора импульсов соединен с вторыми входами третьего и четвертого элементов И, выходы которых соединены со счетными входами соответственно первого и второго счетчиков импульсов, выходы первого и второго формирователей импульсов соединены с первыми входами соответственно первого и второго элементов И, выходы которых соединены соответственно с единичным и нулевым входами первого триггера и с входами первого элемента ИЛИ, выход которого соединен с инверсным входом записи первого регистра и первым входом второго элемента ИЛИ, прямой выход первого триггера соединен с входом последовательной записи первого регистра, информационные выходы которого соединены с одноименными входами второго регистра, выходы которых являются выходами выделителя ПСП, а инверсный вход записи объединен с дополнительным выходом выделителя ПСП, с вторым входом второго элемента ИЛИ, с выходом второго генератора импульсов и со счетным входом третьего счетчика импульсов, выход второго элемента ИЛИ соединен с обнуляющим входом второго счетчика импульсов, выход переполнения которого соединен с инверсным входом четвертого элемента И и с вторыми входами первого и второго элементов И, прямой выход второго триггера соединен с первым входом четвертого элемента И и с запускающим входом второго генератора импульсов, инверсный выход второго триггера соединен с обнуляющим входом третьего счетчика импульсов, выход которого через третий формирователь импульсов соединен с инверсным нулевым входом второго триггера и с запрещающим входом второго генератора импульсов. 4. Устройство по п.1, отличающееся тем, что блок записи-считывания содержит первый - третий формирователи импульсов, первый - четвертый триггеры, первый - третий элементы И, первый и второй элементы 2 - 2И - ИЛИ, первый и второй элементы И - НЕ и первый и второй инверторы, вход записи блока записи-считывания является входом первого формирователя импульсов, выход которого соединен с инверсным единичным входом первого триггера и с первыми входами первой схемы И первого элемента 2 - 2И - ИЛИ и первого элемента И, вход считывания блока записи-считывания является третьими входами второго и третьего элементов И, выходы которых соединены с инверсными нулевыми входами соответственно первого, второго и третьего, четвертого триггеров и с первыми входами вторых схем И соответственно второго и первого элементов 2 - 2И - ИЛИ, выходы которых соединены с инверсными единичными входами соответственно четвертого и второго триггеров, прямой выход первого триггера через второй формирователь импульсов соединен с первым выходом блока записи-считывания и непосредственно соединен с вторыми входами первого и второго элементов И, первого элемента И - НЕ и второй схемы И первого элемента 2 - 2И - ИЛИ, выход первого элемента И соединен с вторым входом первой схемы И второго элемента 2 - 2И - ИЛИ и с инверсным единичным входом третьего триггера, прямой выход которого через третий формирователь импульсов соединен с вторым выходом блока записи-считывания и непосредственно соединен с вторыми входами третьего элемента И, второго элемента И - НЕ и второй схемы И второго элемента 2 - 2И - ИЛИ, прямые выходы второго и четвертого триггеров соединены с первыми входами соответственно второго и третьего элементов И и соответственно первого и второго элементов И - НЕ, выходы которых через соответственно первый и второй инверторы соединены соответственно с первым и вторым дополнительными выходами блока записи-считывания и непосредственно соединены соответственно с первым и вторым входами первых схем И соответственно второго и первого элементов 2 - 2И - ИЛИ.