РАСШИРИТЕЛЬ ПРЯМОУГОЛЬНЫХ ИМПУЛЬСОВ Российский патент 1996 года по МПК H03K5/04 

Изобретение относится к области импульсной техники. Устройство, выполненное в соответствии с предложенным техническим решением, может быть использовано для увеличения (расширения) длительности поступающих входных импульсов на заданную величину расширения, причем величина расширения может быть установлена как большей, так и меньшей длительности входного импульса с помощью управляющих кодов.

Расширение длительности прямоугольных импульсов является одной из актуальных и широко распространенных операций, выполняемых над сигналами в импульсных устройствах. Расширители прямоугольных импульсов известны. Одним из известных вариантов построения расширителя прямоугольных импульсов является устройство, описанное в статье: Л.Д.Арефьев, К.А.Кондратьев, В.И.Шупак. Устройство для трансформации длительности импульсов. "Обмен опытом в радиопромышленности", N 12, 1975, с.37, рис.2. Данное устройство далее будет рассматриваться в качестве устройства-аналога по отношению к предложенному. Устройство-аналог состоит из входного ключевого транзистора Т₁, интегрирующей RC-цепи, образованной коллекторным резистором R₂ каскада на транзисторе Т₁ и конденсатора С₁, и входного каскада на транзисторе Т₂, база которого соединена с коллектором транзистора T₁ и одним выводом конденсатора C₁. Эмиттер выходного транзистора T₂ cоединен с катодом стабилитрона (Д₂) и с одним выводом балластного резистора (R₅), другой вывод которого соединен с шиной источника питания.

Устройство-аналог работает следующим образом.

При отсутствии входного импульса, т.е. при уровне логического нуля на входе расширителя, транзистор Т₁ заперт. Транзистор Т₂ включен за счет действия прямого (втекающего) тока базы, протекающего через резистор R₂ и базу транзистора от источника питания. Конденсатор С₁ заряжен до напряжения, равного сумме напряжения на включенном стабилизатроне Д₂ (величина этого напряжения равна V_ст) и напряжения отсечки входной характеристики транзистора Т₂, значение которого l_ОБ2 составляет доли вольта. Напряжение на коллекторе включенного транзистора Т₂ равно сумме напряжения V_ст и напряжения между коллектором и эмиттером включенного транзистора Т₂, которое равно V_КЭН2. Указанная сумма V_КЭН2+V_ст соответствует нижнему уровню выходного сигнала. Входной импульс длительностью τ_вх отпирает транзистор Т₁. На время τ_вх транзистор Т₁ оказывается включенным. При включении транзистора T₁ напряжение на базе T₂ понижается, и транзистор T₂ будет заперт напряжением V_ст, по-прежнему действующим на его эмиттере. За время τ_вх конденсатор C₁ быстро разряжается через коллекторную цепь включенного транзистора Т₁. Напряжение на коллекторе транзистора T₂ после запирания становится равным +Е, где Е напряжение источника питания. Напряжение +Е соответствует верхнему уровню выходного напряжения.

После окончания входного импульса транзистор Т₁ снова запирается, однако транзистор Т₂ еще некоторое время будет заперт и на его коллекторе сохраняется верхний уровень выходного напряжения. Объясняется это наличием разряженного конденсатора С₁ в цепи базы T₂. Напряжение на конденсаторе C₁ скачком измениться не может. Конденсатор C₁ после запирания транзистора T₁ начинает заряжаться через резистор R₂ от источника питания +Е. Когда напряжение на конденсаторе С₁, а следовательно, и на базе транзистора T₂ повысится до значения V_ст+l_ОБ2, транзистор Т₂ включается и напряжение на его коллекторе понизится до нижнего уровня выходного сигнала. Высокий уровень напряжения на выходе устройства (т.е. на коллекторе транзистора Т₂) будет существовать в течение времени τ_вх+τ_p, где величина τ_p определяется временем заряда конденсатора C₁ до напряжения V_ст+l_ОБ2. Время существования верхнего логического уровня выходного напряжения соответствует длительности выходного импульса τ_вых. Длительность выходного импульса расширена по сравнению с длительностью входного на величину τ_p. Устройство-аналог, таким образом, выполняет функцию расширителя импульсов по длительности.

Недостатками устройства-аналога являются:
высокий нижний уровень выходного сигнала. Он определяется напряжением стабилизации V_ст стабилитрона Д₂. Высокий нижний уровень выходного сигнала затрудняет сопряжение такого расширителя с другими импульсными каскадами, например с интегральными элементами, для которых уровень логического нуля обычно существенно ниже,
невозможность электронной, и в частности кодовой, регулировки величины расширения длительности τ_p (устройство-первый аналог никаких цепей внешнего управления значением расширения не содержит).

С широким внедрением цифровой техники в устройства формирования и обработки импульсных сигналов стали разрабатываться расширители импульсов на цифровых элементах. Одним из известных устройств, используемых для расширения временного интервала и выполненных на цифровых элементах, является устройство, приведенное в книге: Ю.Н.Ерофеев. Импульсные устройства. М. Высшая школа, 1989, с.475, рис.9.17, с.479. Данное устройство далее будет рассматриваться в качестве устройства-прототипа по отношению к предложенному. Устройство-прототип представляет собой реверсивный счетчик, имеющий отдельный вычитающий вход и инверсный выход обратного переноса, а также входы записи информации в разряды.

Устройство-прототип работает следующим образом. На входы записи в разряды подается код числа, определяющего величину расширения (задержки). Входной импульс, воздействуя на вход разрешения записи в разряды реверсивного счетчика, вызывает запись указанного кода в разряды счетчика. После записи начинается считывание информации: тактовые импульсы, поступающие на вычитающий вход реверсивного счетчика, уменьшают записанное в нем число. Когда все разряды реверсивного счетчика обнулятся, на выходе обратного переноса вырабатывается импульс, определяющий значение полученной задержки (расширения). Величина задержки (расширения) зависит от установленного кода.

Устройство-прототип имеет ряд существенных недостатков:
величина расширения здесь не связана с длительностью поступившего входного импульса. Входной импульс любой длительности после воздействия на вход разрешения записи приведет к появлению одинаковой, с точностью до периода тактовых импульсов, величины расширения (задержки);
расширение импульса отображается в устройстве-прототипе в импульсной, а не в потенциальной форме в виде задержки короткого импульса относительно начала обратного счета. Расширенный сигнал в форме прямоугольного импульса в устройстве-прототипе не вырабатывается.

Задача, которая решается с помощью предложенного технического решения, состоит в расширении входного импульса априорно неизвестной длительности, лежащей в заданном диапазоне значений длительности, с обеспечением пропорциональности между длительностью поступившего входного импульса и величиной расширения и обеспечением возможности регулировки значения этой пропорциональности.

Предполагается, что поступивший входной прямоугольный импульс имеет длительность τ_вх. Значение длительности τ_вх априорно неизвестно, однако предполагается, что она лежит в диапазоне значений от τ_вх.мин. до τ_{вх.макс.}. Выходной прямоугольный импульс должен быть синхронен входному и практически (с точностью до малых задержек в переключающих элементах) совпадать с ним по фронту. Длительность выходного импульса должна иметь значение τ_вых. Величина τ_вых определяется равенством τ_вых= τ_вх+τ_p, где τ_p значение расширения. Значение расширения должно быть пропорционально длительности поступившего импульса: τ_p= Kp•τ_вх, где К_р коэффициент пропорциональности. Величина К_р должна регулироваться с помощью управляющих кодов, воздействующих на устройство. При постоянстве кодов должно обеспечиваться равенство К_р=const. При этом подача управляющих кодов должна обеспечивать возможность изменения К_р и получения как К_р>1, так и К_р<1 в зависимости от установленных управляющих кодов. Поскольку τ_вых= τ_вх+τ_p= (1+Kp)τ_вх= Kτ_вх, где К=1+К_р, то предложенное устройство должно обеспечивать и пропорциональность между τ_вых и τ_вх с К>1.

Cущность предложенного технического решения состоит в следующем. Управление задержкой предлагается осуществлять с помощью двух управляющих кодов: кода числа n, называемого "кодом задержки", и кода числа m, называемого "кодом измерения". Устанавливая разные n и m и изменяя их соотношения, получаем значения коэффициента пропорциональности К_р как меньше единицы, так и больше единицы. В устройстве расширения используется реверсивный счетчик, генератор тактовых импульсов и цифровые элементы, образующие делитель частоты с управляемым коэффициентом деления. Во время длительности входного импульса τ_вх частота тактовых импульсов делится в m раз, и период импульсов, полученных в процессе деления частоты, имеет значение m•T_o, где T_o период следования тактовых импульсов. С помощью этих импульсов, заполняющих интервал τ_вх, получается информация о длительности поступившего входного импульса ("измерение" длительности τ_вх). В промежутке между входными импульсами частота тактовых импульсов делится в n раз, и период следования импульсов, полученных в результате деления, равен n•T_o. Этими импульсами списывается информация о длительности τ_вх, полученная в реверсивном счетчике на интервале τ_вх. Когда все разряды счетчика будут обнулены (т.е. информация, имевшаяся в реверсивном счетчике, будет описана до нуля), вырабатывается сигнал обратного переноса, определяющий срез выходного прямоугольного импульса. Так как отсчитывается именно то число N, которое было записано за время τ_вх в реверсивный счетчик, значение τ_p будет всегда пропорционально τ_вх, а коэффициент пропорциональности К_р будет зависеть от соотношения между темпом записи и темпом описывания информации, т.е. от значений m и n.

Существенными признаками предложенного устройства являются:
наличие в нем реверсивного счетчика, генератора тактовых импульсов, суммирующего счетчика, коммутатора параллельных кодов, элемента сравнения параллельных кодов и логического элемента ИЛИ-НЕ,
связь выходов разрядов выходного кода коммутатора параллельных кодов со входами разрядов второго числа элемента сравнения параллельных кодов, поразрядная связь выходов суммирующего счетчика со входами разрядов первого числа элемента сравнения параллельных кодов, связь одного входа логического элемента ИЛИ-НЕ с входной клеммой устройства и со входом переключения направления счета реверсивного счетчика и связь другого входа логического элемента ИЛИ-НЕ с инверсным выходом переноса реверсивного счетчика.

Общими с прототипом признаками являются:
наличие реверсивного счетчика,
наличие и использование указанного реверсивного счетчика инверсного выхода обратного переноса,
наличие генератора тактовых импульсов.

Отличительными признаками предложенного устройства от прототипа являются:
введение суммирующего счетчика, коммутатора параллельных кодов, элемента сравнения параллельных кодов и логического элемента ИЛИ-НЕ,
cвязь выхода генератора тактовых импульсов с динамическим входом синхронизации суммирующего счетчика, входа асинхронного сброса суммирующего счетчика с выходом элемента сравнения параллельных кодов и со входом синхронизации реверсивного счетчика, одного входа логического элемента ИЛИ-НЕ со входной клеммой и со входом переключения направления счета реверсивного счетчика, связь другого входа логического элемента ИЛИ-НЕ с инверсным выходом обратного переноса реверсивного счетчика, связь входов разрядов первого числа коммутатора параллельных кодов поразрядно с клеммами управляющего кода расширения, связь входов разрядов второго числа коммутатора параллельных кодов поразрядно с клеммами управляющего входа измерения, связь выходов разрядов выходного кода коммутатора параллельных кодов поразрядно со входами второго числа устройства сравнения параллельных кодов, связь выходов разрядов суммирующего счетчика поразрядно со входами разрядов первого числа устройство сравнения параллельных кодов.

Основной технический эффект от использования предложенного технического решения состоит в обеспечении пропорциональности между длительностью входного прямоугольного импульса, априорно неизвестной, и величиной расширения, причем коэффициент пропорциональности между полученным расширением и длительностью поступившего импульса может быть установлен как большим, так и меньшим единицы.

Дополнительный технический эффект от использования предложенного технического решения состоит:
a) в возможности регулирования величины расширения (при сохранении установленного с помощью управляющих кодов значения коэффициента пропорциональности при изменениях длительности импульса τ_вх),
б) в обеспечении пропорциональности длительности выходного прямоугольного импульса и длительности входного,
в) в повышении технологичности изготовления устройства за счет использования единых для цифровых устройств методов изготовления и монтажа,
г) в повышении температурной стабильности и степени повторяемости параметров устройства за счет использования единой системы стабилизации периода тактовых импульсов и использования остальных элементов устройства цифрового типа, без дополнительных времязадающих или регулирующих цепей.

Для достижения указанного технического эффекта темп поступления импульсов, заполняющих интервал τ_вх при измерении длительности, и темп поступления импульсов, списывающих информацию из разрядов реверсивного счетчика после окончания входного импульса, регулируют с помощью подачи управляющих кодов (кода измерения и кода расширения), а длительность выходного импульса получают как сумму последовательно существующих интервалов времени - интервала τ_вх и интервала τ_p
Можно установить следующую причинно-следственную связь между возникающими процессами в предложенном устройстве при формировании выходного импульса: код измерения влияет на коэффициент деления частоты генератора тактовых импульсов на интервале τ_вх из-за чего при изменении этого кода будет изменяться темп поступления импульсов, заполняющих интервал τ_вх; код расширения влияет на коэффициент деления частоты генератора тактовых импульсов после окончания входного импульса на этапе расширения, из-за чего при изменении этого кода будет изменяться темп описания информации, записанной в реверсивном счетчике на интервале τ_вх; при постоянстве управляющих кодов обеспечивается постоянный коэффициент пропорциональности между расширением и длительностью импульсов. Если число m, отражаемое кодом измерения, меньше числа n, отражаемого кодом расширения, то коэффициент пропорциональности К_р меньше единицы. В противном случае К_р больше единицы. Использование элемента ИЛИ-НЕ, на один вход которого подается входной импульс, позволяет получить выходной импульс, синхронный входному и имеющему фронт, практически совпадающий с фронтом входного сигнала. Если пришел входной импульс, то сигнал на входной клемме принял значение логической единицы, а сигнал на выходе элемента ИЛИ-НЕ, являющимся выходом предложенного устройства, значение логического нуля. Т.к. предложенное устройство имеет инверсный выход (длительность выходного импульса соответствует логическому нулю на выходной клемме), то появление логического нуля на выходной клемме соответствует фронту выходного сигнала.

Дальнейшее изложение материала заявки будет производиться с использованием следующих иллюстраций:
фиг. 1 функциональная схема предложенного расширителя импульсов, фиг.2 - графики изменения напряжений в характерных точках предложенного устройства, фиг. 3 принципиальная электрическая схема устройства, использованная при его практической реализации.

Предложенное устройство состоит из:
генератора тактовых импульсов 1, имеющего выход 2,
суммирующего счетчика 3, имеющего динамический вход синхронизации 4, вход асинхронного сброса 5, выход первого разряда 6, выход второго разряда 7, выход третьего разряда 8, выход четвертого (последнего) разряда 9,
коммутатора параллельных кодов 10, имеющего вход первого разряда первого числа 11, вход второго разряда первого числа 12, вход третьего разряда первого числа 13, вход четвертого (последнего) разряда первого числа 14, инверсный вход разрешения передачи кода первого числа 15, вход первого разряда второго числа 16, вход второго разряда второго числа 17, вход третьего разряда второго числа 18, вход четвертого (последнего) разряда второго числа 19, вход разрешения передачи кода второго числа 20, выход первого разряда выходного кода 21, выход второго разряда выходного кода 22, выход третьего разряда выходного кода 23 и выход четвертого (последнего) разряда выходного кода 24,
элемента сравнения параллельных кодов 25, имеющего вход первого разряда первого числа 26, вход второго разряда первого числа 27, вход третьего разряда первого числа 28, вход четвертого (последнего) разряда первого числа 29, вход первого разряда второго числа 30, вход второго разряда второго числа 31, вход третьего разряда второго числа 32, вход четвертого (последнего) разряда второго числа 33 и выход 34,
реверсивного счетчика 35, имеющего динамический вход синхронизации 36, вход переключения направления счета 37, вход асинхронного сброса 38 и инверсный выход переноса 39,
логического элемента ИЛИ-НЕ 40, имеющего один вход 41, другой вход 42 и инверсный выход 43,
входной клеммы 44,
первой клеммы управляющего кода расширения 45, второй клеммы управляющего кода расширения 46, третьей клеммы управляющего кода расширения 47, четвертой клеммы управляющего кода расширения 48,
первой клеммы управляющего кода измерения 49, второй клеммы управляющего кода измерения 50, третьей клеммы управляющего кода измерения 51, четвертой клеммы управляющего кода измерения 52,
выходной клеммы 53.

Выход 2 генератора тактовых импульсов 1 в предложенном устройстве соединен с динамическим входом синхронизации 4 суммирующего счетчика 3, вход асинхронного сброса 5 которого соединен с выходом 34 элемента сравнения параллельных кодов 25 и с динамическим входом синхронизации 36 реверсивного счетчика 35. Выход 6 первого разряда суммирующего счетчика 3 соединен со входом 26 первого разряда первого числа элемента сравнения параллельных кодов 25. Выход 7 второго разряда суммирующего счетчика 3 соединен со входом 27 второго разряда первого числа элемента сравнения параллельных кодов 25. Выход 8 третьего разряда суммирующего счетчика 3 соединен со входом 28 третьего разряда первого числа элемента сравнения параллельных кодов 25. Выход четвертого (последнего) разряда 9 суммирующего счетчика 3 соединен со входом 29 четвертого (последнего) разряда первого числа элемента сравнения параллельных кодов 25. Вход 11 первого разряда первого числа коммутатора параллельных кодов 10 соединен с первой клеммой 45 управляющего кода расширения. Вход 12 второго разряда первого числа коммутатора параллельных кодов 10 соединен со второй клеммой 46 управляющего кода расширения. Вход 13 третьего разряда первого числа коммутатора параллельных кодов 10 соединен с третьей клеммой 47 управляющего кода расширения. Вход 14 четвертого (последнего) разряда первого числа коммутатора параллельных кодов 10 соединен с четвертой клеммой 48 управляющего кода расширения. Инверсный вход разрешения передачи кода первого числа 15 коммутатора параллельных кодов 10 соединен со входом разрешения передачи кода второго числа 20 коммутатора 10, со входом переключения направления счета 37 реверсивного счетчика 35, с одним входом 41 логического элемента ИЛИ-НЕ, 40 и с входной клеммой 44. Вход 16 первого разряда второго числа коммутатора параллельных кодов 10 соединен с первой клеммой 49 управляющего кода измерения. Вход 17 второго разряда второго числа коммутатора параллельных кодов 10 соединен со второй клеммой 50 управляющего кода измерения. Вход 18 третьего разряда второго числа коммутатора параллельных кодов 10 соединен с третьей клеммой 51 управляющего кода измерения. Вход 19 четвертого (последнего) разряда второго числа коммутатора параллельных кодов 10 соединен с четвертой клеммой 52 управляющего кода измерения. Выход 21 первого разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 30 первого разряда второго числа устройства сравнения параллельных кодов 25. Выход 22 второго разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 31 второго разряда второго числа элемента сравнения параллельных кодов 25. Выход 23 третьего разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 32 третьего разряда второго числа элемента сравнения параллельных кодов 25. Выход 24 четвертого (последнего) разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 33 четвертого (последнего) разряда второго числа элемента сравнения параллельных кодов 25. Вход асинхронного сброса 38 реверсивного счетчика 35 соединен с инверсным выходом 43 логического элемента ИЛИ-НЕ 40 и с выходной клеммой 53. Инверсный выход переноса 39 реверсивного счетчика 35 соединен с другим входом 42 логического элемента ИЛИ-НЕ 40.

Предложенное устройство работает следующим образом. На выходе 2 генератора тактовых импульсов 1 вырабатывается последовательность тактовых импульсов с периодом Т_o. Она поступает на динамический вход синхронизации 4 суммирующего счетчика 3. Уровень входного сигнала на входной клемме 44 равен логическому нулю. Этот уровень передается на инверсный вход разрешения передачи первого числа 15 коммутатора параллельных кодов 10 и на вход разрешения передачи второго числа 20 указанного коммутатора. Для инверсного хода разрешения передачи первого числа 15 этот уровень логического нуля является разрешающим. На первую 45, вторую 46, третью 47 и четвертую 48 клеммы управляющего кода расширения подан код числа n, определяющего коэффициент деления тактовой частоты (и что то же самое, увеличения периода поступающих импульсов) на этапе расширения. Этот же код установится на входе первого разряда первого числа 11, входе второго разряда первого числа 12, входе третьего разряда первого числа 13 и входе четвертого разряда первого числа 14 коммутатора параллельных кодов 10. Таким образом, первым числом для этого коммутатора будет число n. На первую клемму 49, вторую клемму 50, третью клемму 51 и четвертую клемму 52 кода измерения подан код числа m, определяющего коэффициент деления частоты тактовых импульсов на этапе заполнения длительности входного импульса, т.е. на этапе измерения этой априорно неизвестной длительности. Этот же параллельный управляющий код установится и на входе первого разряда второго числа 16, входе второго разряда второго числа 17, входе третьего разряда второго числа 19 и входе четвертого разряда второго числа 19 коммутатора параллельных кодов 10. Таким образом, для указанного коммутатора вторым числом будет число m.

Уровень логического нуля входного сигнала, поступающий, как было отмечено, со входной клеммы 44 на инверсный вход разрешения передачи кода первого числа 15 коммутатора параллельных кодов 10, обеспечит разрешение передачи значений разрядов числа n на выход первого разряда выходного кода 21, выход второго разряда выходного кода 22, выход третьего разряда выходного кода 23 и выход четвертого разряда выходного кода 24 коммутатора параллельных кодов 10. Таким образом, при логическом нуле на входной клемме 44 выходным числом для коммутатора 10 и входным числом для входов 30-33 разрядов второго числа элемента сравнения параллельных кодов 25 будет число n. В элементе сравнения параллельных кодов 25 производится сравнение кода числа n и текущего кода, поступающего с выходов разрядов 6-9 суммирующего счетчика 3. Значение числа, записанного на выходе суммирующего счетчика 3, увеличивается по мере поступления тактовых импульсов генератора тактовых импульсов 1 на его динамический вход 4. Когда коды разрядов числа, имеющего в суммирующем счетчике 3, сравняются с кодами разрядов числа n, установленного на входах 30-33 разрядов второго числа устройства сравнения параллельных кодов 25, указанное устройство срабатывает и на его выходе 34 вырабатывается положительный перепад. Этот перепад, поступая на вход асинхронного сброса 5 суммирующего счетчика 3, вызывает его обнуление. После обнуления счетчика равенство кодов числа n и числа, записанного в суммирующем счетчике 3, уже не обеспечится, и сигнал на выходе 34 устройства сравнения параллельных кодов 25 снова обращается в нуль. Длительность выходного импульса на выходе 34 устройства сравнения параллельных кодов определяется, по существу, временем обнуления суммирующего счетчика 3. Начинается новый цикл работы этого счетчика, который заканчивается достижением записанного в нем числа до значения n и обеспечением сравнения первого и второго чисел в устройстве сравнения параллельных кодов 25. Таким образом, суммирующий счетчик и устройство сравнения параллельных кодов образуют управляемый делитель частоты, в котором коэффициент деления определяется значением числа n. Выходной импульс с выхода 34 устройства сравнения кодов 25, вырабатываемый в момент сравнения кодов первого и второго чисел, действующих на его входе, поступает также на динамический вход синхронизации 36 реверсивного счетчика 35. Частота импульсов, действующих на динамическом входе синхронизации 36, является, по существу, тактовой частотой для этого реверсивного счетчика. Однако реверсивный счетчик эти импульсы не отсчитывает по следующей причине: его вход асинхронного сброса 34 соединен с инверсным выходом 43 логического элемента ИЛИ-НЕ 40, на одном и другом входах этого элемента присутствует уровень логического нуля, и на выходе 43 логического элемента ИЛИ-НЕ установится сигнал логической единицы. Этот сигнал, воздействуя на вход асинхронного сброса 38 реверсивного счетчика 35, удерживает реверсивный счетчик в состоянии логических нулей на выходах разрядов. На выходной клемме 53 действует также сигнал с уровнем логической единицы. В таком состоянии устройство может находиться сколько угодно долго до прихода входного сигнала.

Входной прямоугольный импульс положительной полярности с длительностью τ_вх поступает на входную клемму 44. На время τ_вх сигнал на входе 20 разрешения передачи кода второго числа коммутатора кодов 10 принимает значение логической единицы, и на выходы 21-24 разрядов выходного кода этого коммутатора будет передаваться уже число m. Коэффициент деления частоты управляемого делителя, образованного суммирующим счетчиком 3 и устройством сравнения параллельных кодов 25, изменится и на выходе 34 устройства сравнения параллельных кодов 25 будут вырабатываться короткие импульсы с периодом T₁=m•T_o. Эти импульсы поступят на динамический вход синхронизации 36 реверсивного счетчика 35.

Кроме того, входной импульс длительностью τ_вх поступит на вход переключения направления счета 37 реверсивного счетчика 35 и переключит этот счетчик в режим суммирования. Далее, входной импульс поступит на один вход 41 логического элемента ИЛИ-НЕ 40, и на выходе 43 этого элемента, а следовательно, и на выходной клемме 53 установится уровень логического нуля. При этом: а) будет сформиpован фронт выходного (отрицательного) импульса, б) будет снято напряжение со входа асинхронного сброса 38 реверсивного счетчика 35 и указанный счетчик получает возможность работать в режиме счета импульсов, поступающих на динамический вход синхронизации 36, а именно в режиме суммирования.

Реверсивный счетчик 35 за время τ_вх отсчитает количество N импульсов с периодом T₁=m•T_o, заполнивших указанную длительность τ_вх..

После окончания входного импульса напряжение на входной клемме 44 примет значение логического нуля. При переключении логических уровней сигнала на входной клемме 44 (до уровня логического нуля) произойдут следующие переключения в предложенном устройстве: через коммутатор параллельных кодов 10, как и в исходном состоянии, снова будет передаваться число n, и период следования коротких импульсов на выходе 34 устройства сравнения параллельных кодов снова примет значение T₂=n•T_o,
б) реверсивный счетчик 35 по входу 37 переключения направления счета переключится из режима суммирования в режим вычитания.

Т. к. в разрядах реверсивного счетчика имеется записанное число, сигнал на инверсном выходе переноса отличен от логического нуля, и на выходе логического элемента ИЛИ-НЕ 40, несмотря на окончание входного импульса, поддерживается логический нуль.

Реверсивный счетчик начинает работать в режиме вычитания, и записанное в нем число постепенно уменьшается за счет действия входных импульсов с периодом Т₂= n•T_o на динамический вход синхронизации 36. Когда число, ранее, за время τ_вх, записанное в реверсивном счетчике 35, будет списано до нуля, на его инверсном выходе переноса 39 вырабатывается сигнал логического нуля. На обоих входах логического элемента ИЛИ-НЕ 40 окажутся уровни логического нуля сигнала, и на выходе 43 логического элемента ИЛИ-НЕ 40, а следовательно, и на выходной клемме сигнал примет значение логической единицы. Формирование выходного импульса закончилось.

Длительность выходного импульса определяется соотношением τ_вых= τ_вх+τ_p, т.е. выходной импульс расширен на величину расширения τ_p. Если число импульсов с периодом Т₁=m•T_o, заполнявших длительность входного импульса τ_вх, было равно N, то число импульсов с периодом T₂=n•T_o, списывающих информацию в реверсивном счетчике 35, также (с точностью до единицы) равно N. Тогда τ_p= N•n, где или . Обозначим через К_п коэффициент пропорциональности между τ_p и .

Предложенное устройство позволяет устанавливать значения К_п как большие единицы (например, К_п=2), так и меньшие единицы (например, К_п=0,5). Для этого нужно установить соответствующие значения чисел m и n.

Если число n на клеммах 45-48 (клеммах кода расширения) больше, чем число m на клеммах 49-52 (клеммах кода измерения), то К_п>1. Если же число n на клеммах 45-48 (клеммах кода расширения) меньше, чем число m на клеммах 49-52 (клеммах кода измерения), то К_п<1. При m=n полученное расширение τ_p примерно равно длительности τ_вх.

Существенно, что пропорциональность между τ_p и τ_вхвх обеспечивается, при априорно неизвестном значении τ_вх в определенном диапазоне значений этой длительности, который тем больше, чем больше разрядность цифровых элементов, входящих в состав предложенного устройства.

Использование двух управляющих кодов (кода расширения, которым задается число n, и кода измерения, которым задается число m) позволяет устанавливать различные значения К_п.

Предложенное устройство было проверено экспериментально. При эксперименте был применен генератор тактовых импульсов на интегральных микросхемах 564 ЛЕ5; суммирующий счетчик был организован на базе интегрального счетчика 564ИЕ10, поставленного в режим суммирования, в качестве реверсивного счетчика был использован интегральный счетчик 564ИЕ11, в качестве элемента сравнения параллельных кодов интегральная микросхема 564ИП2, в качестве коммутатора параллельных кодов интегральная микросхема 564ЛС2, для организации инверсного входа разрешения передачи кода первого числа вход 9 этой интегральной схемы был подключен к выходу инвертора, вход которого и использовался в качестве инверсного входа разрешения передачи, логический элемент ИЛИ-НЕ был выполнен на интегральной микросхеме 564ЛЕ5.

Период тактовых импульсов Т_o при указанных на фиг.3 номиналах элементов времязадающей цепи тактового генератора составил 6 мкс. Диапазон длительностей входных импульсов был задан в следующих пределах: τ_вх.мин= 25 мкс,, τ_{вх.макс}= 45 мкс.. Задавая код измерения, соответствующий числу m=7, и код расширения, соответствующий числу n=14, при эксперименте получали примерное (с точностью до периода частоты измерения) расширение длительности импульса с параметрами: K_р=2, К=3. Указанные и значения К_р и К поддерживались автоматически при всех значениях τ_вх, лежащих в диапазоне τ_вх.мин+τ_{вх.макс}..

Эксперимент, таким образом, подтвердил, как реализуется устройство на цифровых элементах, так и достигается пропорциональность между величиной расширения и длительностью входного импульса.

Использование: для увеличения поступающих входных импульсов на заданную величину расширения. Сущность изобретения: расширитель содержит генератор тактовых импульсов 1, суммирующий счетчик 3, коммутатор параллельных кодов 10, элемент сравнения параллельных кодов 25, реверсивный счетчик 35, входную клемму 44, элемент ИЛИ-НЕ 40, выходную клемму 53. 3 ил.

Расширитель прямоугольных импульсов, содержащий реверсивный счетчик импульсов и генератор тактовых импульсов, отличающийся тем, что в него введены элемент сравнения параллельных кодов, суммирующий счетчик импульсов, коммутатор параллельных кодов и элемент ИЛИ НЕ, выход которого соединен с выходной клеммой и с входом асинхронного сброса реверсивного счетчика импульсов, первый вход с входной клеммой, входом переключения направления счета реверсивного счетчика импульсов, инверсным входом разрешения передачи кода первого числа коммутатора параллельных кодов и входом разрешения передачи кода второго числа коммутатора параллельных кодов, второй вход с инверсным выходом обратного переноса реверсивного счетчика импульсов, динамический вход синхронизации которого соединен с выходом элемента сравнения параллельных кодов и входом асинхронного сброса суммирующего счетчика импульсов, динамический вход синхронизации которого соединен с выходом генератора тактовых импульсов, выходы разрядов поразрядно с входами разрядов первого числа элемента сравнения параллельных кодов, входы разрядов второго числа которого соединены поразрядно с выходами разрядов выходного кода коммутатора параллельных кодов, входы разрядов первого числа которого соединены поразрядно с клеммами для подачи сигналов разрядов управляющего кода расширения, входы разрядов второго числа коммутатора параллельных кодов поразрядно с клеммами для подачи сигналов разрядов управляющего кода измерения.