МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО Российский патент 1997 года по МПК G06G7/62 

Изобретение относится к автоматике и вычислительной технике и может найти применение при обработке сигналов, представленных в кодовой и широтно-импульсной формах при выдаче результатов вычислений в кодовой и частотно-импульсной формах.

Известно множительно-делительное устройство [1] у которого входные сигналы делимого и делителя представлены в широтно-импульсной форме, а входной сигнал множителя и выходной сигнал в кодовой форме, т.е.

N_вых = (Θ₁/Θ₂)N,
где N и N_вых выходной и входной цифровые коды;
Θ₁ и Θ₂ входные относительные длительности прямоугольных импульсов
Θ₁ = τ₁/T, Θ₂ = τ₂/T (ШИМ-сигналы).
Устройство [1] содержит две цифро-управляемые и две широтно-управляемые проводимости, образующие мостовую схему, в диагональ которой включен усилитель разбаланса, соединенный с управляемым генератором прецизионного кода, выходы которых связаны с переключателем режима работы, а второй такой переключатель находится в цепи диагонали моста. Автобалансное состояние моста характеризуется равенством произведений проводимостей плеч мостовой схемы, и при помощи переключателей может быть обеспечен рассматриваемый режим работы устройства.

Недостатками множительно-делительного устройства [1] являются пониженная точность вычислений, обусловленная наличием аналоговых элементов, нетехнологичность из-за неоднородности элементной базы, отсутствие представления результата в частотно-импульсной форме.

Известно также устройство [2] реализующее множительно-делительную функцию с представлением результата в частотно-импульсной форме
F_вых = F(Θ₁/Θ₂),
где F и F_вых входная и выходная частоты.

Устройство [2] содержит реверсивный счетчик, суммирующий и вычитающий, входы которого подключены к выходам первого и второго элементов И, а кодовый вход счетчика через последовательно соединенный регистр и преобразователь код-напряжение к входу генератора управляемой частоты, выход которого соединен с выходом устройства и с первым входом второго элемента И, второй вход которого и первый вход первого элемента И подключены к выходам делителя и делимого датчика интервалов времени, третий выход датчика соединен с управляющим входом регистра, а входы устройства подключены к датчику интервалов времени и к второму входу первого элемента И.

Недостатками устройства [2] являются пониженная надежность из-за наличия преобразователя напряжения, отсутствие представления результата в кодовой форме, неоднородность элементной базы и связанная с этим нетехнологичность, пониженная точность вычислений, обусловленная наличием аналоговых элементов.

Из числа аналогов наиболее близким по технической сущности является множительно-делительное устройство [3] которое выбрано в качестве прототипа. В прототипе элементная база цифровая, что позволяет снять ограничения на инструментальную погрешность. По сравнению с устройствами [1, 2] выходной сигнал вырабатывается в виде частотно-импульсной последовательности и в виде кода. Прототип обладает однородностью элементной базы, чего нет в известных устройствах, и технологичностью. Прототип является более простым устройством, чем известные аналоги [1, 2]
Недостатком прототипа [3] является низкое быстродействие вычислительного преобразователя, обусловленное необходимостью иметь дополнительную разрядность устройства для реализации оператора усреднения.

Техническая задача, на решение которой направлено заявляемое изобретение, создание множительно-делительного устройства, имеющего более высокое быстродействие.

Решение поставленной задачи состоит в том, что в множительно-делительное устройство, в состав которого входят реверсивный двоичный счетчик, два элемента И, два двоичных умножителя, кодовый вход первого из которых соединен с кодовым входом устройства, а кодовый вход второго двоичного умножителя соединен с кодовым выходом устройства, частотные входы первого и второго двоичных умножителей подключены к соответствующим входным шинам опорных частот устройства, входы широтно-импульсных сигналов первого и второго операндов устройства соединены с первыми входами первого и второго элементов И соответственно, вторые входы которых объединены с выходами соответственно первого и второго двоичных умножителей, причем выход второго двоичного умножителя соединен с частотным выходом устройства, выходы первого и второго элементов И подключены соответственно к суммирующему и вычитающему входам двоичного реверсивного счетчика, кодовый выход которого соединен с выходом устройства, введен регистр, кодовый вход которого соединен с кодовым выходом реверсивного счетчика, прямой динамический вход записи регистра соединен с входом широтно-импульсного сигнала второго операнда устройства, а выход регистра является кодовым выходом устройства.

Сущность заявляемого устройства состоит в создании быстродействующего множительно-делительного устройства путем использования регистровой запоминающей обратной связи и получения благодаря этому функциональной характеристики устройства по всем разрядам без отведения под пульсации дополнительных неинформационных младших разрядов, связанных с обеспечением режима непрерывного усреднения.

На фиг. 1 изображена функциональная схема предлагаемого время-импульсного множительно-делительного устройства; на фиг. 2 сравнительные диаграммы работы заявляемого устройства и прототипа.

Множительно-делительное устройство содержит реверсивный двоичный счетчик 1, два элемента И 2 и 3, два двоичных умножителя 4 и 5, кодовый вход первого из которых соединен с кодовым входом устройства 6, а кодовый вход второго двоичного умножителя соединен с кодовым выходом устройства 7, частотные входы двоичных умножителей 4 и 5 подключены к соответствующим входным шинам опорных частот 8 и 9, а входы широтно-импульсных сигналов первого 10 и второго 11 операндов устройства соединены с первыми входами первого 2 и второго 3 элементов И соответственно, вторые входы которых объединены с выходами соответственно первого 4 и второго 5 двоичных умножителей, причем выход двоичного умножителя 5 соединен с частотным выходом 12 устройств, выходы первого 2 и второго 3 элементов И подключены соответственно к суммирующему и вычитающему входам двоичного реверсивного счетчика 1, кодовый выход которого соединен с кодовым входом регистра 13, прямой динамический вход записи регистра соединен с входом широтно-импульсного сигнала второго операнда устройства 11, а выход 7 является кодовым выходом устройства.

Устройство работает следующим образом.

Пусть в начальный момент времени счетчик 1 и регистр 13 обнулены, на вход 6 устройства подается входной двоичный код N, на входы 10 и 11 - широтно-импульсные сигналы Θ₁ и Θ₂ на шины 8 и 9 -опорные импульсные последовательности F₀₁ и F₀₂. Под воздействием кода N на входе двоичного умножителя 4 начинают вырабатываться импульсы, которые в течение интервала времени отпирания элемента И 2 сигналом Θ₁ проходят через этот элемент на суммирующий вход реверсивного счетчика 1, изменяя его состояние. По вычитающему входу счетчика импульсы не поступают.

В начале следующего периода широтно-импульсных сигналов передним фронтом сигнала Θ₂ в регистр 13 записывается содержимое счетчика 1. Как и в предыдущем периоде под воздействием кода N на входе двоичного умножителя 4 вырабатываются импульсы, которые в течение интервала времени отпирания элемента И 2 сигналом Θ₁ проходят через этот элемент на суммирующий вход реверсивного счетчика 1, изменяя его состояние. Под воздействием кода N_вых, снимаемого с регистра 13, на входе двоичного умножителя 5 начинают вырабатываться импульсы, которые в течение интервала времени отпирания элемента И 3 сигналом Θ₂ проходят через этот элемент на вычитающий вход реверсивного счетчика 1.

Наличие в устройстве отрицательной обратной связи обеспечивает выход в режим установившегося равновесия, характеризующийся равенством количества импульсов, приходящих на суммирующий N₊ и на вычитающий N_- входы реверсивного счетчика 1 в течение периода T широтно-импульсной модуляции, т.е. N₊=N_- или F₊= F_-, где F₊ и F_- - средние значения частот импульсных последовательностей на суммирующем и вычитающим входах счетчика 1 соответственно. Импульсные последовательности на выходах двоичных умножителей 4 и 5 характеризуются средним значением частоты
F₄=F₀₁N/2ⁿ и F₅=F₀₂N_вых/2ⁿ,
где F₀₁ и F₀₂ частоты опорных импульсных последовательностей,
на входы реверсивного счетчика проходят широтно модулированные импульсные последовательности с частотами

где k=0, 1, 2,
Количество импульсов, пришедших на суммирующий и вычитающий входы реверсивного счетчика в течение одного периода широтно-импульсной модуляции, определяются соотношениями

Запись содержимого счетчика 1 в регистр 13 осуществляется в начале каждого периода по начальному фронту широтно-модулированного сигнала, полученный код присутствует на выходе 7 устройства в течение всего периода.

После первого периода работы устройства реверсивный счетчик сформирует код

где N_вых0 начальное значение выходного кода, снимаемое с регистра;
k₁=F₀₁/2ⁿ; k₂=F₀₂/2ⁿ.

После второго периода устройства реверсивный счетчик сформирует код

После i-го периода работы устройства реверсивный счетчик сформирует код

Второе слагаемое этого выражения характеризуется геометрической прогрессией с основанием q = 1-Θ₂k₂ и может быть представлено суммой

Поскольку величины Θ₁ и k₂ находятся в следующих диапазонах:

Таким образом, в установившемся режиме передаточная характеристика устройства будет иметь вид
N_вых = NΘ₁k₁/Θ₂k₂.
Время выхода устройства в установившийся режим зависит от того, как быстро величина (1-Θ₂k₂)^(t-1) стремится к нулю и, следовательно, обратно пропорционально рязрядности прибора. Таким образом, быстродействие предлагаемого устройства выше, чем у прототипа, так как для осуществления режима динамического равновесия при выполнении соответствующих точностных требований прототип должен иметь дополнительную разрядность, чтобы обеспечивалась возможность пренебрежения пульсациями выходного кода, т.е. значение k₂ прототипа меньше значения k₂ предлагаемого устройства. Для одной и той же максимальной опорной частоты, определяемой возможностями выбранной системы элементов, устройство будет иметь меньшую разрядность и, таким образом, более высокое быстродействие. Техническим результатом предлагаемого устройства является более высокая точность работы из-за отсутствия пульсаций в выходном коде.

Сравнительные диаграммы работы множительно-делительного устройства, выполненного по схеме прототипа, и предлагаемого устройства, полученные в результате моделирования, представлены на фиг. 2, где на диаграмме 2а приводятся значения выходных кодов прототипа N_вых1 и заявляемого устройства N_вых2 в течение времени выхода в установившийся режим, а на диаграмме 2б значения выходных кодов прототипа N_вых1 и заявляемого устройства N_вых2 в течение одного периода.

Анализ диаграмм показывает, что заявляемое устройство имеет меньшее время выхода в установившийся режим и более высокую точность работы из-за отсутствия пульсаций в выходном коде. Например, при следующих исходных данных
n=8, Θ₁=1, Θ₂=0,5, F₀₁=F₀₂=F, TF=256 N=30,
значение выходного кода согласно передаточной характеристике устройств должно быть равно N_вых=60. Для множительно-делительного устройства, выполненного по схеме прототипа, установившийся режим наступает через шесть периодов T при значении N_вых= 58. При тех же исходных данных предлагаемое устройство выходит в установившийся режим через пять периодов с результатом N_вых=60. Выход в установившийся режим прототипа и заявляемого устройства при указанных исходных данных происходит в соответствии с таблицей, полученной как результат моделирования работы прототипа и заявляемого устройства, где приводятся средние за период значения выходных кодов.

Анализ представленных результатов моделирования, а также результатов моделирования при других исходных данных подтверждают выводы об особенностях работы устройств, сделанные ранее.

Изобретение относится к вычислительной технике и может быть применено при обработке сигналов, представленных в кодовой и широтно-импульсной формах с выдачей результатов в кодовой и частотно-импульсной формах. Задачей, на решение которой направлено изобретение, является создание устройства, имеющего более высокое быстродействие. Множительно-делительное устройство содержит реверсивный двоичный счетчик 1, два элемента 2, 3 И, два двоичных умножителя 4, 5, кодовый вход 6, кодовый выход 7, шины 8, 9 опорных частот, входы 10, 11 операндов устройства. Сущность устройства состоит в создании быстродействующего множительно-делительного устройства путем использования регистровой запоминающей обратной связи и получении благодаря этому функциональной характеристики устройства по всем разрядам без отведения под пульсации дополнительных неинформационных младших разрядов, связанных с обеспечением режима непрерывного усреднения. 2 ил., 1 табл.

Множительно-делительное устройство, содержащее реверсивный двоичный счетчик, два элемента И, два двоичных умножителя, кодовый вход первого из которых соединен с кодовым входом устройства, а кодовый вход второго двоичного умножителя соединен с кодовым выходом устройства, частотные входы первого и второго двоичных умножителей подключены к соответствующим входным шинам опорных частот устройства, входы широтно-импульсных сигналов первого и второго операндов устройства соединены с первыми входами первого и второго элементов И соответственно, вторые входы которых объединены с выходами соответственно первого и второго двоичных умножителей, а выходы первого и второго элементов И подключены соответственно к суммирующему и вычитающему входам двоичного реверсивного счетчика, выход второго двоичного умножителя соединен с частотным выходом устройства, отличающееся тем, что в устройство введен регистр, кодовый вход которого соединен с кодовым выходом реверсивного счетчика, прямой динамический вход записи регистра соединен с входом широтно-импульсного сигнала второго операнда устройства, а выход регистра является кодовым выходом устройства.