КОДИРУЮЩИЙ ВРЕМЯИМПУЛЬСНЫЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 1999 года по МПК H03M7/04 G06F7/544 

Изобретение относится к автоматике и вычислительной технике и может найти применение при обработке сигналов, представленных в кодовой и широтно-импульсной формах при выдаче результатов вычислений в кодовой и частотно-импульсной формах.

Кодирующий времяимпульсный преобразователь позволяет выполнять кодирование широтно-импульсномодулированных (ШИМ) величин по множительно-косинусной зависимости
N_вых= Ncos(πΘ), (1)
где N_вых и N - выходной и входной цифровые коды; Θ - относительная длительность прямоугольных импульсов длительностью τ, повторяющихся с периодом Т, т.е. Θ = τT.
Известно устройство [1], решающее аналогичную задачу: выполняется функциональное преобразование времяимпульсных сигналов с использованием цифровой элементной базы. Однако устройство характеризуется низкой помехоустойчивостью при обработке большого количества частотно- импульсных сигналов из-за отсутствия оператора усреднения. Кроме того, к недостаткам устройства относятся сложность, низкие технологичность и надежность работы. Для реализации устройства необходим стабильный генератор некратных образцовых частот на n выходов, где n выражает число участков кусочно-линейной аппроксимации, которая используется для вычисления функций.

Из числа аналогов наиболее близким по технической сущности является кодирующий времяимпульсный преобразователь [2] , который выбран в качестве прототипа.

Прототип обладает технологичностью и является более простым и помехоустойчивым устройством, чем устройство [1].

Прототип (фиг. 1) содержит суммирующий счетчик импульсов 1, вход которого соединен с входом опорной частоты устройства, три логических блока 2, 3, 4, каждый из которых представляет собой ряд двухвходовых схем совпадения с объединенными схемой сборки выходами, три элемента И 5, 6, 7, два реверсивных счетчика 8, 9, выход первого реверсивного счетчика 8, являющийся выходом устройства, соединен с кодовым входом первого логического блока 2, выход второго реверсивного счетчика 9 соединен с кодовым входом третьего логического блока 4, кодовый вход второго логического блока 3 подключен к входной шине устройства, частотные входы логических блоков 2, 3, 4 подключены к соответствующим динамическим выходам суммирующего счетчика импульсов 1, выходы логических блоков 2, 3, 4 подключены соответственно к первым входам первого 5, второго 6 и третьего 7 элементов И, вторые входы которых объединены с входом времяимпульсного сигнала устройства. Прототип содержит также элементы И 10 и 11, инвертор 12, элемент ИЛИ 13. Первые входы четвертого 10 и пятого 11 элементов И подключены соответственно к выходам первого 2 и третьего 4 логических блоков, а вторые входы объединены с выходом инвертора 12, вход которого объединен с входом времяимпульсного сигнала устройства. Выходы элементов И подключены соответственно первого 5 - к первому входу элемента ИЛИ 13, второго 6 - к входу первого реверсивного счетчика 8, вычитающему с коэффициентом четыре, третьего 7 - к входу второго реверсивного счетчика 9, вычитающему с коэффициентом один, четвертого 10 - к входу второго реверсивного счетчика 9, суммирующему с коэффициентом один, пятого 11 - к входу второго реверсивного счетчика 9, вычитающему с коэффициентом два, ко второму входу элемента ИЛИ 13 и к суммирующему с коэффициентом один входу первого реверсивного счетчика 8. Выход элемента ИЛИ 13 подключен к суммирующему с коэффициентом четыре входу первого реверсивного счетчика 8.

Технической задачей, на решение которой направлено заявляемое изобретение, является повышение быстродействия кодирующего времяимпульсного преобразователя.

Решение поставленной задачи состоит в том, что в кодирующем времяимпульсном преобразователе, в состав которого входят суммирующий счетчик импульсов, вход которого соединен с входом опорной частоты устройства, три логических блока, каждый из которых представляет собой ряд двухвходовых схем совпадения с объединенными схемой сборки выходами, три элемента И, два реверсивных счетчика, выход первого реверсивного счетчика, являющийся выходом устройства, соединен с кодовым входом первого логического блока, выход второго реверсивного счетчика соединен с кодовым входом третьего логического блока, кодовый вход второго логического блока подключен к входной шине устройства, частотные входы логических блоков подключены к соответствующим динамическим выходам суммирующего счетчика импульсов, выходы логических блоков подключены соответственно к первым входам первого, второго и третьего элементов И, вторые входы которых объединены с входом времяимпульсного сигнала устройства, причем выходы этих элементов И соединены соответственно первого - с входом первого реверсивного счетчика, суммирующим с коэффициентом один, второго - с входом первого реверсивного счетчика, суммирующим с коэффициентом четыре, третьего - с входом второго реверсивного счетчика, вычитающим с коэффициентом два, а выходы логических блоков также соединены соответственно первого - с входом второго реверсивного счетчика, вычитающим с коэффициентом один, второго - с входом второго реверсивного счетчика, суммирующим с коэффициентом один, и третьего - с входом первого реверсивного счетчика, вычитающим с коэффициентом два.

Таким образом, предлагаемое устройство в отличие от прототипа не содержит элементов, выполняющих обратную времяимпульсную модуляцию: инвертора, формировавшего инверсный ШИМ-сигнал, и двух элементов И, выполнявших широтно-импульсную модуляцию импульсных последовательностей. Для получения квадратичной зависимости используется только операнд, содержащий аргумент Θ, а операнд, содержащий параметр (1- Θ), исключен. Поскольку рабочим является интервал времена τ или весь период Т, то также отпадает необходимость суммирования импульсных последовательностей, это позволяет отказаться от элемента ИЛИ.

Сущность предлагаемого изобретения состоит в создании простого кодирующего времяимпульсного преобразователя для получения нелинейной зависимости при усреднении импульсных потоков с весовым заданием величин, позволяющего отслеживать изменение входного времяимпульсного сигнала в процессе непрерывного формирования результата, посредством организации двух структур с отрицательной обратной связью, компенсирующие воздействия в которых вырабатываются и передаются в частотном виде только с прямой времяимпульсной модуляцией и соответствующим весовым заданием, благодаря чему отпадает необходимость в инверсной времяимпульсной модуляции, уменьшается количество компенсирующих воздействий и, соответственно, исключается избыточное оборудование, повышается быстродействие устройства.

Сущность предлагаемого изобретения поясняется чертежами, где на фиг. 1 изображена функциональная схема прототипа, а на фиг. 2 изображена функциональная схема предлагаемого кодирующего времяимпульсного преобразователя.

Предлагаемое устройство (фиг. 2) содержит суммирующий счетчик импульсов 1, вход которого соединен с входом опорной частоты устройства, три логических блока 2, 3, 4, каждый из которых представляет собой ряд двухвходовых схем совпадения с объединенными схемой сборки выходами, три элемента И 5, 6, 7, два реверсивных счетчика 8, 9, выход первого реверсивного счетчика 8, являющийся выходом устройства, соединен с кодовым входом первого логического блока 2, выход второго реверсивного счетчика 9 соединен с кодовым входом третьего логического блока 4, кодовый вход второго логического блока 3 подключен к входной шине устройства, частотные входы логических блоков 2, 3, 4 подключены к соответствующим динамическим выходам суммирующего счетчика импульсов 1, выходы логических блоков 2, 3, 4 подключены соответственно к первым входам первого 5, второго 6 и третьего 7 элементов И, вторые входы которых объединены с входом времяимпульсного сигнала устройства, а выходы этих элементов И соединены соответственно первого 5 - с входом первого реверсивного счетчика 8, суммирующим с коэффициентом один, второго 6 - с входом первого реверсивного счетчика 8, суммирующим с коэффициентом четыре, третьего 7 - с входом второго реверсивного счетчика 9, вычитающим с коэффициентом два, а выходы логических блоков 2, 3, 4 также подсоединены соответственно первого 2 - с входом второго реверсивного счетчика 9, вычитающим с коэффициентом один, второго 3 - с входом второго реверсивного счетчика 9, суммирующим с коэффициентом один, и третьего 4 - с входом первого реверсивного счетчика 8, вычитающим с коэффициентом два 2.

Устройство работает следующим образом.

Пусть в исходном состоянии все счетчики 1, 8, 9 находятся в нулевом состоянии. На входы устройства подаются двоичный код N и ШИМ-сигнал с относительной длительностью Θ, на вход счетчика 1 подключена опорная импульсная последовательность с частотой f₀. Известно [3, с. 222], что логические блоки 2, 3, 4 совместно со счетчиком 1 реализуют линейное преобразование "код- частота"
f_ЛБ=(f₀/2ⁿ)N_ЛБ,
где f_ЛБ - среднее значение частоты на выходе логического блока;
N_ЛБ - входной управляющий код логического блока;
n - разрядность счетчика и кода N_ЛБ.

Элементы И осуществляют широтно-импульсную модуляцию, пропуская на входы реверсивных счетчиков импульсные последовательности в течение интервалов времени τ.
Поскольку в начальный момент времени счетчики 8 и 9 обнулены, первым начнет работу преобразователь "код-частота" на основе логического блока 3, так как остальные логические блоки 2 и 4 управляются нулевыми кодами N_Z и N_A с выходов счетчиков 8 и 9 соответственно. Первый импульс с выхода логического блока 3 поступит на реверсивный счетчик 9 и, пройдя через соответствующий элемент И 6, поступит на реверсивный счетчик 8 и сделает содержимое счетчиков 8, 9 отличным от нуля. Благодаря этому начнется работа логических блоков 2 и 4.

Таким образом, импульсные последовательности на входах счетчиков 8, 9 описываются следующими функциональными характеристиками.

f₁=kN_Z Θ′, (2)
f₂=kN Θ′, (3)
f₃=kN_A; (4)
f₄=kN; (5)
f₅=kN_A Θ; (6)
f₆=kN_Z, (7)
где k=f₀/2ⁿ.

Эти импульсные последовательности поступают на реверсивные счетчики 8 и 9 следующим образом: f₁ - на вход "+1" счетчика 8; f₂ - на вход "+4" счетчика 8; f₃ - на вход "-2" счетчика 8; f₄ - на вход "+1" счетчика 9; f₅ - на вход "-2" счетчика 9; f₆ - на вход "-1" счетчика 9.

В основу построения устройства положен принцип автоматической компенсации частотно-импульсных последовательностей, реализуемый с помощью отрицательной обратной связи. В качестве схемы сравнения последних, вырабатывающей сигнал рассогласования в контуре обратной связи, используется реверсивный счетчик. Он выполняет одновременно две функции: вычитание частот и интегрирование полученной разности с выдачей результата в виде двоичного кода. Здесь имеются два контура обратной связи: местный - на основе реверсивного счетчика 9 и главный - на основе реверсивного счетчика 8.

Условием динамического равновесия схемы является равенство приращений кодов суммирующих и вычитающих цепей в каждом реверсивном счетчике в течение периода широтно-импульсной модуляции Т, т.е.

ΔN₊= ΔN_- или f₊ - f_-,
где f₊, f_- - средние значения частот импульсных последовательностей по суммирующим и вычитающим цепям реверсивных счетчиков с учетом коэффициентов суммирования и вычитания.

Из условия динамического равновесия схемы (8) находится функциональная связь между средними значениями выходных кодов N_A, N_Z счетчиков 8, 9 и входными цифровой N и широтно-импульсной Θ величинами, а в конечном итоге - функциональная характеристика всего устройства. Согласно схеме (фиг. 2) средние значения частот импульсных последовательностей по суммирующим f₊₍₈₎ и вычитающим f_-(8) цепям реверсивного счетчика 8 с учетом коэффициентов суммирования и вычитания будут определены следующим образом:
f₊₍₈₎=f₁+4f₂ и f_-(8)=2f₃.

Тогда равенство (8) принимает вид f₁+4f₂=2f₃, подставляя выражения (2), (3), (4), имеем
kN_zΘ+4kNΘ = 2kN_A.
Отсюда находится выражение для среднего значения выходного кода реверсивного счетчика 8
N_z= (2N_A-4NΘ)/Θ. (9)
Аналогично для реверсивного счетчика 9
f₊₍₉₎=f₄ и f_-(9)=2f₅+f₆,
тогда с учетом (5), (6), (7) имеем
kN = 2kN_AΘ+kN_z, (10)
или
N_A= (N-N_z)/2Θ. (11)
Выражения (9) и (II) дают функциональную характеристику устройства, представляющую собой отношение полиномов второй степени:
N_z= N(a₂Θ²+a₁Θ+a₀)/(b₂Θ²+b₁Θ+b₀),
где a₂=-4, a₁=0, a₀=1, b₂=1, b₁=0, b₀=1.

Известно [3, с. 65], что для косинусной функции Z = Cos (πΘ) справедливо дробно-рациональное приближение
Z = (-4Θ²+1)/(Θ²+1),
т.е. функциональная характеристика устройства соответствует требуемой.

Установившийся режим наступает через m периодов времяимпульсного сигнала. Получение квадратичной зависимости широтно-импульсного сигнала только с использованием операнда, содержащего аргумент Θ, при отсутствии элементов, формирующих значение (1-Θ), уменьшает максимальный путь сигнала от входа к выходу устройства. Таким образом, уменьшается время срабатывания устройства и повышается его быстродействие. При этом благодаря построению устройства в виде замкнутой следящей системы с отрицательной обратной связью и обеспечением режима непрерывного усреднения, устройство помехоустойчиво к единичным помехам по широтно-импульсным и частотно-импульсным сигналам, а также по единичным сбоям в работе счетчиков.

Дополнительным преимуществом получения квадратичной зависимости широтно-импульсного сигнала только с использованием прямой времяимпульсной модуляции является повышение технологичности и надежности устройства за счет исключения избыточного оборудования.

Источники информации:
1. Авторское свидетельство СССР N 353343, H 03 K 13/20, 1972.

2. Авторское свидетельство СССР N 677100, H 03 K 13/20, 1979.

3. Смолов В.Б., Угрюмов Е.П., Артамонов А.Б. и др. Времяимпульсные вычислительные устройства. -М.: Радио и связь, 1983.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах. Техническим результатом является повышение быстродействия преобразователя. Преобразователь состоит из суммирующего счетчика импульсов, трех логических блоков, каждый из которых представляет собой ряд двухвходовых схем совпадения с объединенными схемой сборки выходами, трех элементов И и двух реверсивных счетчиков. 2 ил.

Кодирующий времяимпульсный преобразователь, в состав которого входят суммирующий счетчик импульсов, вход которого соединен с входом опорной частоты устройства, три логических блока, каждый из которых представляет собой ряд двухвходовых схем совпадения с объединенными схемой сборки выходами, три элемента И, два реверсивных счетчика, выход первого реверсивного счетчика, являющийся выходом устройства, соединен с кодовым входом первого логического блока, выход второго реверсивного счетчика соединен с кодовым входом третьего логического блока, кодовый вход второго логического блока подключен к входной шине устройства, частотные входы логических блоков подключены к соответствующим динамическим выходам суммирующего счетчика импульсов, выходы логических блоков подключены соответственно к первым входам первого, второго и третьего элементов И, вторые входы которых объединены с входом времяимпульсного сигнала устройства, отличающийся тем, что выходы элементов И соединены соответственно первого - с входом первого реверсивного счетчика, суммирующим с коэффициентом один, второго - с входом первого реверсивного счетчика, суммирующим с коэффициентом четыре, третьего - с входом второго реверсивного счетчика, вычитающим с коэффициентом два, а выходы логических блоков также соединены соответственно первого - с входом второго реверсивного счетчика, вычитающим с коэффициентом один, второго - с входом второго реверсивного счетчика, суммирующим с коэффициентом один, и третьего - с входом первого реверсивного счетчика, вычитающим с коэффициентом два.