УСТРОЙСТВО N-КРАТНОГО ДИФФЕРЕНЦИРОВАНИЯ Российский патент 2000 года по МПК G06F7/64 G06F7/38 

Изобретение относится к вычислительной технике и может быть использовано в спецвычислителях для вычисления производных.

Известен цифровой дифференциатор [1]. Недостатком устройства являются ограниченные функциональные возможности, обусловленные невозможностью вычисления производных высших порядков.

Известно устройство для дифференцирования и умножения [2], позволяющее вычислять производные первого и второго порядков с использованием значений левой, правой и центральной разностей. Недостатком устройства являются ограниченные функциональные возможности, обусловленные невозможностью вычисления производных выше второго порядка.

Наиболее близким по технической сущности к заявляемому изобретению является дифференцирующее устройство [3], содержащее генератор тактовых импульсов, (N+1) регистров, N устройств умножения, элемент задержки, причем выход генератора тактовых импульсов через элемент задержки соединен с входами синхронизации первого,...,N-го устройства умножения.

Недостатком прототипа являются ограниченные функциональные возможности, обусловленные невозможностью одновременного вычисления производных i-го порядка от функций, заданных своими отсчетами.

Изобретение направлено на решение задачи расширения функциональных возможностей устройства за счет одновременного вычисления производных i-го порядка от функций, заданных своими отсчетами.

Для этого в дифференцирующее устройство [3], содержащее генератор тактовых импульсов (ГТИ), (N+1) регистров, N устройств умножения, элемент задержки, причем выход ГТИ через элемент задержки соединен с входами синхронизации первого, . . . ,N-го устройств умножения, с целью расширения функциональных возможностей за счет одновременного вычисления производных i-го порядка от функций, заданных своими отсчетами, введены (N+2)-й регистр, N делителей, аналогово-цифровой преобразователь (АЦП), устройство возведения в N-ю степень, 3 элемента задержки, при этом устройства умножения выполнены с возможностью умножения матриц, выход ГТИ соединен с входами синхронизации АЦП и устройства возведения в N-ю степень, с входом второго элемента задержки, через четвертый элемент задержки с входом синхронизации (N+1)-го регистра, выход второго элемента задержки соединен с входом синхронизации i-го делителя (здесь и далее по описанию при перечислении элементов и через третий элемент задержки с входом синхронизации i-го регистра; аналоговый вход АЦП является входом значения функции устройства, выход АЦП соединен с информационным входом (N+1)-го регистра, выход которого соединен с первым информационным входом i-го устройства умножения матриц, выход (N+2)-го регистра соединен с информационным входом устройства возведения в N-ю степень, i-й выход которого соединен с первым информационным входом i-го делителя, информационный выход i-го регистра соединен с информационным входом i-го регистра и вторым информационным входом i-го делителя, выход i-го делителя соединен со вторым информационным входом i-го устройства умножения матриц, выход которого является i-м выходом устройства, информационный вход ГТИ и информационный вход (N+2)-го регистра являются входом ввода значения интервала отсчетов функции устройства, вход "сброса" устройства соединен с входами сброса: (N+1)-го регистра, i-го устройства умножения матриц, i-го делителя, устройства возведения в N-ю степень, с входом синхронизации (N+2)-го регистра, с входом управления ГТИ, вход установки режима работы i-го устройства умножения матриц является входом установки режима работы устройства.

На чертеже представлена структурная схема устройства N-кратного дифференцирования и приняты следующие обозначения: 1 - ГТИ, 2 - АЦП, 3 - устройство возведения в N-ю степень, 4₁...,4₄ - первый,...,четвертый элементы задержки, 5₁,...,5_N+2 - первый,...,(N+2)-й регистры, 6₁...,6_N - первый,...,N-й делители, 7₁,...,7_N - первое,...,N-е устройства умножения матриц, 8 - вход аналогового значения функции, 9₁,...,9_N - первый,...,N-й выходы устройства, 10 - вход ввода значения интервала отсчетов, 11 - вход "сброс", 12 - вход установки режима работы устройства.

В предлагаемом устройстве выход ГТИ 1 соединен с входами синхронизации АЦП 2, устройства 3 возведения в N-ю степень, через элемент 4₁ задержки с входом синхронизации i-го устройства 7_i умножения матриц, через элемент 4₄ задержки с входом синхронизации (N+1)-го регистра 5_N+1, с входом элемента 4₂ задержки, выход элемента 4₂ задержки соединен с входом синхронизации i-го делителя 6_i и через элемент 4_з задержки с входами синхронизации i-го регистра 5_i; аналоговый вход АЦП 2 является входом 8 значения функции устройства, выход АЦП 2 соединен с информационным входом (N+1)-го регистра 5_N+1, выход которого соединен с первым информационным входом i-го устройства 7_i умножения матриц, выход (N+2)-го регистра 5_N+2 соединен с информационным входом устройства 3 возведения в N-ю степень, i-й выход которого соединен с первым информационным входом i-го делителя 6_i, выход i-го регистра 5_i соединен с информационным входом i-го регистра 5_i и со вторым информационным входом i-го делителя 6_i, выход которого соединен со вторым информационным входом i-го устройства 7_i умножения матриц, выход которого является i-м выходом 9_i устройства, информационный вход ГТИ 1 и информационный вход (N+2)-го регистра 5_N+2 являются входом 10 ввода значения интервала отсчета функции устройства, вход 11 "сброса" устройства соединен с входом сброса (N+1)-го регистра 5_N+1, с входом сброса i-го устройства 7_i умножения матриц, с входом сброса i-го делителя 6_i, устройства 3 возведения в N-ю степень, с входом синхронизации (N+2)-го регистра 5_N+2, с управляющим входом ГТИ 1, вход 12 установки режима работы устройства соединен с входом установки режима работы i-го устройства 7_i умножения матриц.

В теории численного дифференцирования функций, заданных своими отсчетами, широко используются методы, основанные на замене дифференцируемой функции интерполяционными многочленами. Однако на основе данных методов невозможно построение универсальных устройств, поскольку нет конечных аналитических соотношений для расчета производных N-го порядка от функций, заданных своими отсчетами. Так, в [3] при изменении порядка вычисляемой производной необходим перерасчет коэффициентов формулы приближенного дифференцирования. Кроме того, отсутствие критерия выбора количества узлов интерполяции приводит либо к снижению точности расчетов, либо к избыточности вычислений.

Заявляемое устройство позволяет заменить процедуру численного дифференцирования с использованием интерполяционных многочленов, предложенную в [3], простыми матричными преобразованиями в ортогональном базисе.

Пусть функция f(x)∈C_ω, где C_ω- класс функций, ограниченных по спектру. Тогда для нее справедливо широкоиспользуемое при решении различного рода задач неизбыточное, конечномерное представление по Котельникову [4]

где M - число отсчетов функции f(x) внутри интервала (O, X), X = π/ω_C- шаг между отсчетами f_i = f(iΔX) функции f(x), sinc[*] = sin[*]/[*].
Для наглядности рассмотрим сначала частный случай, когда N = 1, а затем обобщим полученные результаты на случай произвольного N.

При N = 1 с учетом (1) имеем

где f⁽¹⁾ (x) = df(x)/dx.

Подставив в (2) X = kΔX, найдем значение f⁽¹⁾(x) в отсчетных точках

где
Анализ выражения (3) показывает, что при k = i возникает неопределенность типа 0/0, для раскрытия которой воспользуемся правилом Лопиталя

Таким образом, формула (3) с учетом (4) принимает вид

При выводе (5) учтено, что в формуле (3) sin[π(k-i)]/[πΔX(k-i)²] = 0 ∀ k≠i. Запишем выражение (5) в векторно-матричной форме
f⁽¹⁾ = f M₁, (6)



Матрица дифференцирования имеет следующий вид

Таким образом, операция дифференцирования f(x) по аргументу x может быть выполнена путем простого умножения вектора отсчетов данной функции f на матрицу дифференцирования M₁.

Обобщая приведенные выше результаты на случай произвольного N, получим следующие выражения для производной N-го порядка в отсчетных точках [5]


- для четных N, N ∈ 2, 4, 6...,

- для нечетных N, N ∈ 1,3,5...,([^*] - целая часть числа).

Выражения (8), (9) положены в основу функционирования устройства.

Устройство работает следующим образом. На вход 10 значения интервала отсчета устройства подается код Δx, на вход 12 установки режима работы подается потенциал, имеющий уровень логической единицы, который присутствует весь процесс вычислений. В i-й регистр 5_i записывается матрица весовых коэффициентов B_i. На вход 11 "сброса" подается импульс, по которому (N+1)-й регистр 5_N+1, i-е устройство 7_i умножения матриц, i-й делитель 6_i, устройство 3 возведения в N-ю степень обнуляются, элементы 4₁, 4₂, 4₃, 4₄ задержки подготавливаются к работе, а в (N+2)-й регистр 5_N+2 и ГТИ 1 заносится код значения интервала отсчета Δx. В соответствии с поданным на ГТИ 1 значением Δx он начинает выдавать тактовые импульсы (ТИ) с периодом Δx. По этим ТИ АЦП 2 преобразует значение аналогового сигнала функции f(x) в цифровой код и выдает его на вход (N+1)-го регистра 5_N+1, в который через элемент 4₄ задержки поступает ТИ, по которому значение отсчета функции f_j(x) переписывается в (N+1)-й регистр 5_N+1, элемент 4₄ задержки требуется для задержки поступления ТИ на (N+1)-й регистр 5_N+1 на время преобразования в АЦП 2 аналогового значения сигнала функции f(x) в цифровой код. По ТИ в устройстве 3 возведения в N-ю степень Δx возводится в i-ю степень значения (Δx)ⁱ выставляются за К ТИ (K = f(N)) на i-й выход устройства 3 возведения в N-ю степень, элемент 4₂ задержки задерживает поступление ТИ на i-й делитель 6_i на К ТИ (т.е. пока на первый информационный вход i-го делителя 6_i не поступит значение (Δx)ⁱ). С каждым (K+j)-м ТИ на второй информационный вход i-го делителя 6₁ выдаются элементы j-го столбца матрицы B_i и переписываются на вход i-го регистра 5_i, i-й делитель 6_i производит деление поступающих на его второй информационный вход с i-го регистра 5_i элементов j-го столбца матрицы B_i на значение (Δx)ⁱ, формируя на своем выходе элементы j-го столбца матрицы дифференцирования M_i. Элемент 4_з задержки необходим для задержки поступления ТИ на i-й регистр 5_i на время перезаписи значений столбца матрицы B_i в i-й делитель 6_i, (N+1)-й регистр 5_N+1 собран последовательно таким образом, что последующий отсчет значения функции записывается на место предыдущего, а предыдущий сдвигается к выходу, длина (N+1)-го регистра 5_N+1 равна (K+1) значений отсчетов, элемент 4₁ задержки задерживает поступление ТИ на вход синхронизации i-го устройства 7_i умножения матриц на (K+1) тактов. С каждым (K+1+j)-м ТИ на первый информационный вход i-го устройства 7_i умножения матриц с выхода (N+1)-го регистра 5_N+1 поступает j-й отсчет значения функции f_j(x), с выхода i-го делителя 6_i на второй информационный вход i-го устройства 7_i умножения матриц поступает сформированный в процессе работы устройства j-й столбец матрицы дифференцирования M_i, за М ТИ i-е устройство 7_i умножения матриц перемножает вектор отсчетов функции f(x) на матрицу дифференцирования M_i, через (K+2)+M ТИ после начала работы на выходе i-го устройства 7_i умножения матриц имеют место вектор отсчетов производной i-го порядка f(x)⁽ⁱ⁾.

Заявляемое устройство позволяет решать задачи численного дифференцирования функций в реальном масштабе времени, что очень существенно при решении широкого круга задач [6, 7].

Список литературы
1. А.c. СССР N 1485238, G 06 F 7/64, 1987 г./Бюллетень "Открытия, изобретения", 1989, N 12.

2. А.c. СССР N 1293728, G 06 F 7/64, 1985 г./Бюллетень "Открытия, изобретения", 1987, N 8.

3. А.c. СССР N 1280623, G 06 F 7/64, 1985 г./Бюллетень "Открытия, изобретения", 1986, N 48.

4. Гоноровский И.С. Радиотехнические цепи и сигналы.- М.: Радио и связь, 1986 г.

5. Ю.Г. Булычев, И.В. Бурлай, С.А. Погонышев. Численно-аналитический метод дифференцирования функций с ограниченным спектром с использованием формулы Котельникова//Журнал вычислительной математики и математической физики. Т. 32, N 3, 1992 г.

6. Ю. Г. Булычев, С.А. Погонышев. Непараметрическое оценивание апостериорных распределений в задаче нелинейной фильтрации//Автоматика и телемеханика, N 11, 1990 г.

7. Ю.Г. Булычев, С.А. Погонышев. Методы цифрового моделирования стохастических эволюционных дифференциальных уравнений//Журнал вычислительной математики и математической физики. Т. 30, N 8, 1990 г.

Изобретение относится к вычислительной технике и может быть использовано в спецвычислителях для вычисления производных. Техническим результатом является возможность устройством одновременно вычислять производные i-го порядка от функций, заданных своими отсчетами. Устройство содержит генератор тактовых импульсов, регистры, устройства умножения, элементы задержки, делители, аналогово-цифровой преобразователь и устройство возведения в N-ю степень. 1 ил.

Устройство N-кратного дифференцирования, содержащее генератор тактовых импульсов (ГТИ), (N + 1) регистров, N устройств умножения, элемент задержки, причем выход ГТИ через элемент задержки соединен со входом синхронизации i-го устройства умножения отличающееся тем, что в него введены (N + 2)-й регистр, N делителей, аналого-цифровой преобразователь (АЦП), устройство возведения в N-ю степень, 3 элемента задержки, при этом устройства умножения выполнены с возможностью умножения матриц, выход ГТИ соединен со входами синхронизации АЦП, устройства возведения в N-ю степень со входом второго элемента задержки, через четвертый элемент задержки со входом синхронизации (N + 1)-го регистра, выход второго элемента задержки соединен со входом синхронизации i-го делителя и через третий элемент задержки со входом синхронизации i-го регистра аналоговый вход АЦП является входом значения функции устройства, выход АЦП соединен с информационным входом (N + 1)-го регистра, выход которого соединен с первым информационным входом i-го устройства умножения выход (N + 2)-го регистра соединен с информационным входом устройства возведения в N-ю степень, i-й выход которого соединен с первым информационным входом i-го делителя выход i-го регистра соединен со своим информационным входом и со вторым информационным входом i-го делителя выход которого соединен со вторым информационным входом i-го устройства умножения выход которого является i-м выходом устройства информационный вход ГТИ и информационным вход (N + 2)-го регистра являются входом ввода значения интервала отсчета функций устройства, вход сброса устройства соединен со входами сброса (N + 1)-го регистра, i-го устройства умножения i-го делителя устройства возведения в N-ю степень, со входом синхронизации (N + 2)-го регистра, с управляющим входом ГТИ, вход установки режима работы i-го устройства умножения является входом установки режима работы устройства.