УСТРОЙСТВО СЧИТЫВАНИЯ С ВРЕМЕННОЙ ЗАДЕРЖКОЙ И НАКОПЛЕНИЕМ СИГНАЛОВ С МНОГОЭЛЕМЕНТНЫХ ИК ФОТОПРИЕМНИКОВ Российский патент 2004 года по МПК H01L27/14 

Изобретение относится к области интегральной микроэлектроники и может быть использовано в системах обработки оптической информации.

Дефектность гибридных ИК фотоприемных устройств (ИК ФПУ) значительно выше уровня, достигнутого для ФПУ видимого диапазона, вследствие более высокой дефектности матрицы ИК фотоприемников, изготовленных на узкозонных полупроводниковых материалах, а также дополнительных дефектов, вводимых на этапе гибридной сборки матрицы ИК фотоприемников с кремниевым устройством считывания. Низкая контрастность изображения в ИК области спектра предъявляет высокие требования к зарядовой емкости кремниевых устройств считывания.

Таким образом принципиальным отличием ИК ФПУ с функцией временной задержки и накоплением (ВЗН) является повышенные требования к зарядовой емкости устройств ввода и необходимость удалять в собранном приборе произвольные дефектные либо сильно шумящие фотоприемные элементы вне зависимости от причины (дефект фотоприемника, сборки либо за счет кремниевого устройства считывания).

Известно устройство считывания для гибридных двумерных ИК фотоприемных устройств, обеспечивающее режим считывания с временной задержкой и накоплением (режим ВЗН) [F.F.Sizov, Yu.P.Derkach, V.P.Reva, Yu.G.Kononenko. MCT sensor readout devices with charge current injection and preliminary signal treatment. Testing procedure. Opto-Electronics Review, v.7, N4, pp.327-338 (1999)].

Устройство выполнено на кремниевой подложке и содержит матрицы входных устройств и устройств временной задержки и накопления размерностью n·m, где n - количество каскадов ВЗН, m - количество элементов в строке, каждое входное устройство содержит МДП транзистор, исток которого соединен с выходом фотодетектора, затвор с постоянным источником питания, а сток подсоединен к входу устройств, формирующих временную задержку и накопление сигналов, кроме того, имеется блок памяти для хранения информации о дефектных фотоприемных каналах.

Недостаток такого устройства заключается в том, что функции ВЗН реализуются аналогично видимому диапазону, на приборах с зарядовой связью (ПЗС), ПЗС сдвиговых регистрах. При этом из-за топологических ограничений сложно реализовать достаточную для ИК ФПУ зарядовую емкость устройств ввода. Кроме того, применение ПЗС также усложняет реализацию функции удаления из ВЗН сигнала от дефектных фотоприемных каналов. Это приводит к значительному усложнению структуры устройства, системы управления и, следовательно, к снижению надежности и чувствительности ФПУ на их основе.

Известно также устройство считывания для гибридных двумерных ИК фотоприемных матриц, обеспечивающее режим считывания с временной задержкой и накоплением (режим ВЗН) [Byunghyuk Kim, Nanyoung Yoon, Нее Chul Lee and Choong-Ki Kim, Novel concept of TDI readout circuit for LWIR detector, SPIE. Vol.4028, p.166, (2000)].

Устройство считывания с временной задержкой и накоплением (ВЗН) сигналов с многоэлементных ИК фотоприемников, выполненное на полупроводниковой подложке и содержащее n - устройств ввода, где n - количество ВЗН каскадов и устройств считывания с временной задержкой и накоплением сигналов, каждое устройство ввода содержит первый МДП транзистор, исток которого соединен с выходом фотодетектора, затвор с выходом усилителя, вход которого соединен с истоком первого МДП транзистора, каждый канал устройства считывания с временной задержкой и накоплением сигналов содержит второй МДП транзистор, исток которого соединен со стоком первого МДП транзистора соответствующего входного устройства, третий МДП транзистор, затвор которого соединен с соответствующей шиной управляющего напряжения, а сток подсоединен к входу мультиплексора, исток соединен с одной из обкладок интегрирующей емкости, а другая обкладка - с полупроводниковой подложкой, кроме того, имеется блок памяти для хранения информации о дефектных фотоприемных каналах.

Данное устройство является ближайшим к предлагаемому техническому решению.

Устройство работает следующим образом (в прототипе рассматривается работа устройства при количестве ВЗН каскадов =4). При подаче последовательно напряжений на затворы Vg1, Vg2, Vg3, Vg4 и Vg5 фототок, протекающий в фотодиодах D1, D2, D3 и D4 накапливается в интегрирующих емкостях С1, С2, С3, С4 и С5. Выбор конфигурации соединений 10 МДП транзисторов на одну ячейку устройства считывания с временной задержкой и накоплением, на затворы которых подаются управляющие напряжения Vgi обеспечивают последовательное накопление ВЗН сигналов в интегрирующих емкостях Ci, где i - 1, 2, 3, 4, 5. Возможность удаления из ВЗН сигнала от отдельных дефектных фотоприемных каналов обеспечивается введением в устройство ввода дополнительного МДП транзистора, на затвор которого подается информация с блока запоминающего устройства, блокирующего прохождение сигнала.

Недостаток такого устройства заключается в том, что вход каждого канала устройства считывания с временной задержкой и накоплением сигналов содержит 5 МДП транзисторов и отделен от интегрирующей емкости вторым МДП транзистором. Кроме того, интегрирующая емкость соединена с истоками, стоками еще 5 МДП транзисторов, причем с ростом количества ВЗН каскадов увеличивается количество МДП транзисторов в этих узлах (количество МДП транзисторов m=n+1). Паразитные емкости этих транзисторов, неизбежные электромагнитные наводки приведут к избыточным шумам и, следовательно, к снижению чувствительности фотоприемного устройства на их основе.

Техническим результатом изобретения является повышение чувствительности фотоприемного устройства, состоящего из матрицы ИК фотоприемников и устройства считывания с временной задержкой и накоплением сигналов.

Технический результат достигается тем, что устройство считывания с временной задержкой и накоплением сигналов с многоэлементных ИК фотоприемников, выполненное на полупроводниковой подложке и содержащее n-ячеек устройств ввода и устройств считывания с временной задержкой и накоплением сигналов, где n - количество каскадов временной задержки и накопления, каждая ячейка устройства ввода содержит первый МДП транзистор, исток которого соединен с выходом фотодетектора, затвор - с выходом усилителя, вход которого соединен с истоком первого МДП транзистора, каждая ячейка устройства с временной задержкой и накоплением сигналов содержит второй МДП транзистор, исток которого соединен со стоком первого МДП транзистора соответствующего входного устройства, интегрирующую емкость, третий МДП транзистор, затвор которого соединен с соответствующей шиной управляющего напряжения, а сток подсоединен к входу мультиплексора, исток соединен с одной из обкладок интегрирующей емкости, а другая обкладка - с полупроводниковой подложкой, блок памяти для хранения информации о дефектных фотоприемных каналах, отличающееся тем, что оно дополнительно содержит в каждой ячейке устройства считывания с временной задержкой и накоплением сигналов два МДП транзистора, дополнительную интегрирующую емкость и две группы дополнительных шин управления по n в каждой, причем одна из обкладок дополнительной интегрирующей емкости соединена с истоком второго МДП транзистора, а вторая обкладка - с полупроводниковой подложкой, первый дополнительный МДП транзистор истоком соединен с затвором второго МДП транзистора, затвор - с соответствующей i-ой дополнительной шиной управления первой группы, где i - 1, 2,...n, сток подсоединен к выходу запоминающего устройства, а стоки всех n устройств соединены с истоками второго дополнительного МДП транзистора, затвор второго дополнительного МДП транзистора соединен с соответствующей i-ой дополнительной шиной управления второй группы.

На Фиг.1 приведена принципиальная схема предлагаемого устройства с числом каскадов ВЗН - n=4.

На Фиг.2 приведена диаграмма управляющих напряжений.

На Фиг.1 изображено: - 1 вход первой ячейки устройства ввода, 2 - усилитель первой ячейки устройства ввода, 3 - первый МДП транзистор первой ячейки устройства ввода, 4 - дополнительная интегрирующая емкость первой ячейки устройства ввода, 5 - второй МДП транзистор первой ячейки устройства, 6 - первый дополнительный МДП транзистор первой ячейки устройства, 7 - дополнительные шины управления первой группы первой ячейки устройства, 8 - второй дополнительный МДП транзистор первой ячейки устройства, 9 - интегрирующая емкость первой ячейки устройства, 10 - третий МДП транзистор первой ячейки устройства, 11 - дополнительная шина управления второй группы первой ячейки устройства, 12 - шина управления первой ячейки устройства, 13 - дополнительная интегрирующая емкость второй ячейки устройства ввода, 14 - второй МДП транзистор второй ячейки устройства ввода, 15 - первый дополнительный МДП транзистор второй ячейки устройства ввода, 16 - дополнительная шина управления первой группы второй ячейки устройства ввода, 17 - второй дополнительный МДП транзистор второй ячейки устройства, 18 - интегрирующая емкость второй ячейки устройства, 19 - третий МДП транзистор второй ячейки устройства, 20 - дополнительная шина управления второй группы второй ячейки устройства, 21 - шина управления второй ячейки устройства, 22 - дополнительная интегрирующая емкость третьей ячейки устройства ввода, 23 - второй МДП транзистор третьей ячейки устройства ввода, 24 - первый дополнительный МДП транзистор третьей ячейки устройства ввода, 25 - дополнительная шина управления первой группы третьей ячейки устройства ввода, 26 - второй дополнительный МДП транзистор третьей ячейки устройства, 27 - интегрирующая емкость третьей ячейки устройства, 28 - третий МДП транзистор третьей ячейки устройства, 29 - дополнительная шина управления второй группы третьей ячейки устройства, 30 - шина управления третьей ячейки устройства, 31 - дополнительная интегрирующая емкость четвертой ячейки устройства ввода, 32 - второй МДП транзистор четвертой ячейки устройства ввода, 33 - первый дополнительный МДП транзистор четвертой ячейки устройства ввода, 34 - дополнительная шина управления первой группы четвертой ячейки устройства ввода, 35 - второй дополнительный МДП транзистор четвертой ячейки устройства, 36 - интегрирующая емкость четвертой ячейки устройства, 37 - третий МДП транзистор четвертой ячейки устройства, 38 - дополнительная шина управления второй группы четвертой ячейки устройства, 39 - шина управления четвертой ячейки устройства, 40 - вход мультиплексора, 41 - блок памяти, 42 выход блока памяти.

Как показано на Фиг.1 вход усилителя 2 первой ячейки устройства ввода электрически соединен с входом 1 и истоком первого МДП транзистора первой ячейки устройства ввода 3, выход усилителя 2 с затвором первого МДП транзистора первой ячейки устройства ввода 3, стоки первого МДП транзистора соответствующих первой, второй, третьей и четвертой ячеек устройств ввода электрически соединены с одной их обкладок соответствующих дополнительных интегрирующих емкостей 4, 13, 22 и 31 и истоком соответствующих вторых МДП транзисторов 5, 14, 23 и 32. Затворы вторых МДП транзисторов первой, второй, третьей и четвертой ячеек устройств электрически соединены с соответствующими истоками первых дополнительных МДП транзисторов 6, 15, 24 и 33 первой, второй, третьей и четвертой ячеек устройства соответственно, стоки вторых МДП транзисторов 5, 14, 23 и 32 электрически объединены с истоками вторых дополнительных МДП транзисторов 8, 17, 26 и 35 устройства. Затворы вторых МДП транзисторов первой, второй, третьей и четвертой ячеек устройств электрически соединены с соответствующими 7, 16, 25 и 34 - дополнительными шинами управления первой группы первой, второй, третьей и четвертой ячеек устройства, стоки вторых МДП транзисторов электрически соединены с выходом 42 блока памяти 41. Затворы вторых дополнительных МДП транзисторов 8, 17, 26 и 35 устройства электрически соединены с соответствующими дополнительными шинами управления второй группы 11, 20, 29 и 38 первой, второй, третьей и четвертой ячеек устройства, стоки вторых дополнительных МДП транзисторов 8, 17, 26 и 35 устройства электрически соединены с одной из обкладок соответствующих интегрирующих емкостей 9, 18, 27 и 36 первой, второй, третьей и четвертой ячеек устройства и с соответствующими стоками третьих МДП транзисторов 10, 19, 28 и 37 первой, второй, третьей и четвертой ячеек устройства. Затворы третьих МДП транзисторов 10, 19, 28 и 37 первой, второй, третьей и четвертой ячеек устройства электрически соединены с соответствующими шинами управления 12, 21, 30 и 39 первой, второй, третьей и четвертой ячеек устройства, стоки третьих МДП транзисторов 10, 19, 28 и 37 электрически соединены с входом мультиплексора 40.

Устройство работает следующим образом. Фототок с каждого из четырех детекторов накапливается на соответствующих интегрирующих емкостях 4, 13, 22 и 31. При подаче управляющих напряжений на дополнительные шины управления 7, 16, 25, 34, 11, 20, 29 и 38, шины управления 12, 21, 30 и 39, как показано на Фиг.2, последовательно открываются МДП транзисторы 6, 8, 15, 17, 24, 26, 33, 35. При высоком потенциале (лог "1") на выходе 42 блока памяти 41 открываются также МДП транзисторы 5, 14, 23 и 32. Информационный заряд с дополнительных интегрирующих емкостей 4, 13, 22 и 31 передаются под интегрирующие емкости 9, 18, 27 и 36. Для дефектного канала при высоком потенциале на соответствующей дополнительной шине 7, 16, 25, 34 на выход 42 блока памяти 41 подается низкое напряжение (лог "0"). В этом случае фотосигнал с соответствующей дополнительной интегрирующей емкости не передается в соответствующие интегрирующие емкости в 9, 18, 27 и 36. В каждом цикле накопления при поступлении открывающего импульса на затворы МДП транзисторов 10, 19, 28 и 37, ВЗН сигнальный заряд передается на вход мультиплексора 40. Приведенная на Фиг.2 последовательность управляющих напряжений на дополнительные шины управления 7, 16, 25, 34, 11, 20, 29 и 38, шины управления 12, 21, 30 и 39 обеспечивают последовательное формирование ВЗН сигналов на интегрирующих емкостях 9, 18, 27 и 36. Так в четвертом цикле считывания на интегрирующей емкости 9 формируется ВЗН сигнал: сигнал с первого фотодетектора, накопленного в первом цикле считывания, со второго фотодетектора, накопленного во втором цикле считывания, с третьего фотодетектора, накопленного в третьем цикле считывания, и с четвертого фотодетектора, накопленного в четвертом цикле считывания. Далее в пятом цикле считывания, повторяющий первый, ВЗН сигнал формируется на интегрирующей емкости 36, в шестом цикле считывания, повторяющем второй, ВЗН сигнал формируется на интегрирующей емкости 27, в седьмом цикле считывания, повторяющем третий ВЗН, сигнал формируется на интегрирующей емкости 18 и т.д..

Преимущество предлагаемого технического решения по сравнению с прототипом заключается в следующем:

1. Интегрирующая емкость расположена непосредственно на входе устройства считывания с временной задержкой и накоплением ВЗН сигналов и имеет соединение только с одним МДП транзистором. Это позволит снизить коммутационные шумы при интегрировании сигнального заряда с фотодетекторов и, следовательно, повысить чувствительность ИК ФПУ на его основе.

2. Принципиальная схема каждого канала и соответственно топология не зависит от числа ВЗН каскадов, что упрощает реализацию устройства с произвольным количеством ВЗН каскадов. В прототипе количество МДП транзисторов на входе устройства должно быть равно количеству ВЗН каскадов +1. В этом случае с увеличением количества ВЗН каскадов становится проблематичным размещение дополнительных МДП транзисторов, дополнительных шин управления, при ограниченном шаге размещения устройств считывания на кремниевом кристалле.

Использование: в области интегральной микроэлектроники, в системах обработки оптической информации. Сущность изобретения: устройство считывания с временной задержкой и накоплением сигналов с многоэлементных ИК фотоприемников выполнено на полупроводниковой подложке и содержит n-ячеек устройств ввода и считывания с временной задержкой и накоплением сигналов, где n-количество каскадов временной задержки и накопления. Каждая ячейка устройства ввода содержит первый МДП транзистор, исток которого соединен с выходом фотодетектора, затвор - с выходом усилителя, вход которого соединен с истоком первого МДП транзистора, каждая ячейка устройства с временной задержкой и накоплением сигналов содержит второй МДП транзистор, исток которого соединен со стоком первого МДП транзистора соответствующего входного устройства, интегрирующую емкость, третий МДП транзистор, затвор которого соединен с соответствующей шиной управляющего напряжения, а сток подсоединен к входу мультиплексора, исток соединен с одной из обкладок интегрирующей емкости, а другая обкладка - с полупроводниковой подложкой, блок памяти для хранения информации о дефектных фотоприемных каналах. Каждая ячейка устройства считывания с временной задержкой и накоплением сигналов дополнительно содержит два МДП транзистора, дополнительную интегрирующую емкость и две группы дополнительных шин управления по n в каждой. Одна из обкладок дополнительной интегрирующей емкости соединена с истоком второго МДП, транзистора, а вторая обкладка - с полупроводниковой подложкой. Первый дополнительный МДП транзистор истоком соединен с затвором второго МДП транзистора, затвор - с соответствующей i-ой дополнительной шиной управления первой группы, где i-1, 2,...n, сток подсоединен к выходу запоминающего устройства, а стоки всех n устройств соединены с истоками второго дополнительного МДП транзистора, затвор второго дополнительного МДП транзистора соединен с соответствующей i-ой дополнительной шиной управления второй группы. Техническим результатом изобретения является повышение чувствительности фотоприемного устройства состоящего из матрицы ИК фотоприемников и устройства считывания с временной задержкой и накоплением сигналов. 2 ил.

Устройство считывания с временной задержкой и накоплением сигналов с многоэлементных ИК фотоприемников, выполненное на полупроводниковой подложке и содержащее n ячеек устройств ввода и устройств считывания с временной задержкой и накоплением сигналов, где n количество каскадов временной задержки и накопления, каждая ячейка устройства ввода содержит первый МДП-транзистор, исток которого соединен с выходом фотодетектора, затвор - с выходом усилителя, вход которого соединен с истоком первого МДП-транзистора, каждая ячейка устройства с временной задержкой и накоплением сигналов содержит второй МДП-транзистор, исток которого соединен со стоком первого МДП-транзистора соответствующего входного устройства, интегрирующую емкость, третий МДП-транзистор, затвор которого соединен с соответствующей шиной управляющего напряжения, а сток подсоединен к входу мультиплексора, исток соединен с одной из обкладок интегрирующей емкости, а другая обкладка - с полупроводниковой подложкой, блок памяти для хранения информации о дефектных фотоприемных каналах, отличающееся тем, что оно дополнительно содержит в каждой ячейке устройств считывания с временной задержкой и накоплением сигналов два МДП-транзистора, дополнительную интегрирующую емкость и две группы дополнительных шин управления по n в каждой, причем одна из обкладок дополнительной интегрирующей емкости соединена с истоком второго МДП-транзистора, а вторая обкладка подсоединена к полупроводниковой подложке, первый дополнительный МДП-транзистор истоком соединен с затвором второго МДП-транзистора, затвор подсоединен к соответствующей i - ой дополнительной шине управления первой группы, где i-1, 2,...n, сток - к выходу запоминающего устройства, а стоки всех n устройств соединены с истоками второго дополнительного МДП-транзистора, затвор второго дополнительного МДП-транзистора соединен с соответствующей i-ой дополнительной шиной управления второй группы.