УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РАДИОЭЛЕКТРОННЫХ ОБЪЕКТОВ Российский патент 2004 года по МПК G05B23/02 

Изобретение относится к области измерительной техники и может быть использовано в системах автоматизированного контроля и диагностики радиоэлектронных объектов.

Известно устройство для контроля параметров, содержащее объект контроля, аналого-цифровой преобразователь, блок вычисления отклонения и оценки параметров, элемент ИЛИ, элемент И, триггер, генератор импульсов, счетчик, блок памяти, регистры, элемент задержки, переключатель сигналов, коммутаторы, блок стимулирующих сигналов и блок вывода результата контроля (см. авторское свидетельство СССР №1275472, кл. G 06 F 15/46, 1986 г.).

Недостатком данного устройства является низкое быстродействие диагностического контроля объекта вследствие необходимости измерения большого числа различных параметров, характеризующих его техническое состояние.

Наиболее близким по технической сущности к заявляемому изобретению относится устройство для контроля аналоговых объектов, содержащее ключ, аналого-цифровой преобразователь, схемы сравнения, блоки памяти, регистры, блок вывода информации, кнопку “Пуск”, формирователь стробирующих импульсов, счетчик, перемножитель частоты импульсов, элемент задержки, блок формирования эталонных сигналов, блоки умножения, преобразователь частоты, фазовращатель, коммутатор, формирователь сетки частот, интеграторы, блоки возведения в квадрат, сумматор и блок нормирования (см. авторское свидетельство СССР №1718189, кл. G 05 В 23/02, опубл. 7.03 1992 г., бюл. №9).

Недостатком указанного устройства является низкое быстродействие диагностического контроля объекта. Это обусловлено тем, что для идентификации отказов в объекте необходимо измерить N значений коэффициента взаимного различия эталонного и контролируемого сигналов. При этом N>>1, что обусловлено необходимостью обеспечения требуемой точности распознавания отказа (минимизацией вероятности ошибочной идентификации). Продолжительность измерения одного значения коэффициента взаимного различия не меньше длительности Т периода сигнала, что следует из аналитического выражения для данного коэффициента:

где Z_к(t) и Z_э(t) - функции времени, определяющие структуры соответственно контролируемого и эталонного сигналов; (t) - функция времени, сопряженная по Гильберту с Z_э(t); Р_э и T - соответственно мощность и период эталонного сигнала.

Основной задачей, на решение которой направлено заявляемое устройство, является повышение быстродействия контроля радиоэлектронных объектов при идентификации отказов.

При этом предполагается контроль объекта осуществлять в два этапа:

на первом этапе (этапе оценки) получать N отсчетов результатов измерений в течение длительности Т одного периода сигнала (а не затрачивать на каждый отсчет время Т, как это реализуется в прототипе);

на втором этапе (этапе анализа) в течение времени Т проводить идентификацию полученных результатов оценки сигнала с определением класса технического состояния (типа отказа) объекта.

Указанный технический результат достигается тем, что в известное устройство для реализации первого этапа контроля к имеющимся формирователю стробирующих импульсов, первому ключу, аналого-цифровому преобразователю и элементу задержки дополнительно вводятся первый элемент И, второй ключ, второй аналого-цифровой преобразователь и блок оперативной памяти результатов оценки, для реализации второго этапа контроля дополнительно к перемножителю частоты импульсов, схемам сравнения, регистрам и блоку вывода информации вводятся второй счетчик и блоки памяти признаков отказов, а для управления этапами контроля к имеющимся кнопке “Пуск” и первом счетчику дополнительно вводятся элемент ИЛИ, Т-триггер и два элемента И (второй и третий).

На фиг.1 представлена структурная электрическая схема устройства.

Устройство для контроля радиоэлектронных объектов содержит кнопку 1 “Пуск”, формирователь 2 стробирующих импульсов, элемент 3 ИЛИ, Т-триггер 4, первый элемент 5 И, два ключа 6 и 7, элемент 8 задержки, два аналого-цифровых преобразователя 9 и 10, блок 11 оперативной памяти результатов оценки, первый счетчик 12, второй элемент 13 И, перемножитель 14 частоты импульсов, второй счетчик 15, схемы 16₁-16_м сравнения, блоки 17₁-17_м памяти признаков отказа, регистры 18₁-18_м, блок 19 вывода информации и третий элемент 20 И.

На фиг.2 и 3 приведены примеры результатов оценки объекта контроля при следующих отказах: фиг.2 - отказ формирователя третьей гармонической составляющей дискретного сигнала; фиг.3 - нарушение работы формирующего фильтра, приводящее к режекции составляющих сигнала выше пятой гармоники. При этом, фиг. 2,а и 3,а иллюстрируют временные эпюры исследуемого сигнала на выходе объекта контроля и после элемента задержки на время Δt, а фиг. 2,б и 3,б - состояние блока 11 оперативной памяти результатов оценки после первого этапа контроля.

Устройство работает следующим образом.

Перед началом работы Т-триггер 4, блок 11 оперативной памяти результатов оценки, а также регистры 18 находятся в исходном (обнуленном) состоянии. В ячейках блоков 17 памяти записана информация о признаках отказов объекта.

При нажатии кнопки 1 “Пуск” напряжение подается на вход формирователя 2 стробирующих импульсов и, через элемент 3 ИЛИ, на вход Т-триггера 4, перебрасывая его в состояние логической “единицы”. С прямого выхода Т-триггера 4 напряжение положительной полярности подается на вход первого элемента 5 И.

Исследуемый сигнал с объекта контроля подается на информационные входы ключей 6 (непосредственно) и 7 (через элемент 8 задержки). Стробирующие импульсы, поступающие с формирователя 2 через открытый элемент 5 И на управляющие входы ключей 6 и 7, обеспечивают отсчеты значений исследуемого сигнала через интервалы времени T/N, где Т - период сигнала. Результаты отсчетов подаются на входы аналого-цифровых преобразователей 9 и 10 и далее в преобразованном виде на соответствующие входы блока 11 оперативной памяти результатов оценки.

Блок 11 состоит из N×N ячеек памяти, расположенных аналогично матрице (N строк и N рядов). После каждого отсчета измеряемого сигнала результат в виде логической “единицы” записывается в (аb)-ю ячейку памяти, которая соответствует а-му уровню сигнала на выходе преобразователя 9 (а-я строка условной матрицы) и b-му уровню сигнала на выходе преобразователя 10 (b-й столбец условной матрицы). На фиг.2,б и 3,б логическим “единицам” соответствуют закрашенные элементы матриц.

Стробирующие импульсы с выхода формирователя 2 поступают также на вход первого счетчика 12. При подсчете N-го импульса с выхода счетчика 12 через второй вход элемента 3 ИЛИ подается сигнал на Т-триггер 4, перебрасывающий его в состояние логического “нуля”, после чего счетчик 12 обнуляется. Устройство переводится из режима оценки сигнала в режим анализа результатов. При этом первый элемент 5 И закрывается, а напряжение положительной полярности с инверсного выхода Т-триггера 4 открывает второй элемент 13 И для прохождения через него стробирующих импульсов с выхода формирователя 2 на вход перемножителя 14 импульсов. Коэффициент перемножения равен числу N.

С выхода перемножителя 14 импульсы с частотой следования N×N/T поступают на второй счетчик 15, который подключен к управляющим входам схем 16₁-16_м сравнения. Первые информационные входы схем 16₁-16_м сравнения подключены к выходу блока 11 оперативной памяти результатов оценки сигналов, а вторые информационные входы схем 16₁-16_м сравнения подключены к выходам блоков 17₁-17_м памяти признаков отказов.

Кодовые последовательности с выходов с выхода второго счетчика 15 обеспечивают последовательное сравнение содержаний ячеек памяти блока 11 с информацией, записанной в соответствующих ячейках блоков блоков 17₁-17_м памяти признаков отказов. При наличии логических “единиц” в ячейке памяти блока 11 и в аналогичной (с тем же номером строки и ряда условной матрицы) ячейке памяти какого-либо блока 17_j (1≤j≤M) с выхода соответствующей схемы 16_j сравнения сигнал логической “единицы” поступит в соответствующий регистр 18. После анализа состояния последней (N×N)-й ячейки памяти блока 11 номер регистра 18 с максимальным числом логических “единиц” будет соответствовать номеру блока 17 памяти признака отказа, в котором записана информация, в наибольшей степени соответствующая содержанию блока 11 оперативной памяти результатов оценки сигнала.

Выходы регистров 18₁-18_м подключены к информационным входам блока 19 вывода информации. После поступления (N×N)-го импульса с перемножителя 14 на вход счетчика 15 с его второго выхода подается разрешающий сигнал на управляющий вход блока 19 вывода информации.

Так как (N×N)-й импульс на выходе второго счетчика 15 соответствует N-му импульсу, подсчитанному первым счетчиком 12 на втором этапе работы устройства, то с выхода счетчика 12 через третий элемент 20 И, открытый напряжением с инверсного выхода Т-триггера 4, подается на управляющий вход блока 11 оперативной памяти для его “обнуления”. Этот же сигнал с выхода счетчика 12 поступает через элемент 3 ИЛИ на вход Т-триггера 4, перебрасывая его в состояние логической “единицы”. Устройство переключается в исходное положение и готово к работе в первом режиме - оценки сигнала.

Суммарная длительность работы устройства в обоих режимах (оценки и анализа) равна двум периодам исследуемого сигнала, что значительно быстрее, чем при контроле объекта с помощью прототипа, когда время для получения единичного отсчета составляло не менее периода исследуемого сигнала, а число отсчетов N>>2.

Изобретение относится к области измерительной техники и может быть использовано в системах автоматизированного контроля и диагностики радиоэлектронных объектов. Техническим результатом является повышение быстродействия контроля при идентификации отказов. Устройство содержит кнопку “Пуск”, формирователь стробирующих импульсов, элемент ИЛИ, Т-триггер, элементы И, ключи, элемент задержки, аналого-цифровые преобразователи, блок оперативной памяти результатов оценки, счетчики, перемножитель частоты импульсов, схемы сравнения, блоки памяти признаков отказа, регистры, блок вывода информации. 3 ил.

Устройство для контроля радиоэлектронных объектов, содержащее последовательно соединенные кнопку “Пуск” и формирователь стробирующих импульсов, первый счетчик, последовательно соединенные первый ключ и первый аналого-цифровой преобразователь, элемент задержки, перемножитель частоты импульсов, М схем сравнения, М регистров и блок вывода информации, М информационных входов которого соединены с выходами соответствующих регистров, вход каждого из которых соединен с выходом соответствующей схемы сравнения, отличающееся тем, что дополнительно введены элемент ИЛИ, Т-триггер, три элемента И, второй счетчик, второй ключ, второй аналого-цифровой преобразователь, блок оперативной памяти результатов оценки и М блоков памяти признаков отказов, выход каждого из которых подключен к вторым информационным входам соответствующих схем сравнения, первые информационные входы которых подключены к выходу блока оперативной памяти результатов оценки, первый информационный вход которого соединен с выходом первого аналого-цифрового преобразователя, а второй информационный вход - с выходом второго аналого-цифрового преобразователя, вход которого подключен к выходу второго ключа, информационный вход которого подключен к выходу элемента задержки, вход которого объединен с входом первого ключа и является входом устройства, а управляющие входы второго и первого ключей соединены с выходом первого элемента И, первый вход которого подключен к прямому выходу Т-триггера, вход которого подключен к выходу элемента ИЛИ, первый вход которого соединен с кнопкой “Пуск”, а второй вход - с выходом первого счетчика, вход которого вместе с вторым входом первого элемента И соединены с выходом формирователя стробирующих импульсов, выход которого также соединен с первым входом второго элемента И, выход которого подключен к входу перемножителя частоты импульсов, выход которого соединен с входом второго счетчика, первый выход которого подключен к управляющим входам М схем сравнения, а второй выход второго счетчика подключен к управляющему входу блока вывода информации, выход которого является выходом устройства, управляющий вход блока оперативной памяти результатов оценки соединен с выходом третьего элемента И, первый вход которого подключен к выходу первого счетчика, а второй вход третьего элемента И вместе с вторым входом второго элемента И соединены с инверсным выходом Т-триггера.