РАНГОВЫЙ СОРТИРОВЩИК Российский патент 2006 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые сортировщики (см., например, фиг.1 в описании изобретения к патенту РФ 2248041, кл. G 06 G 7/25, 2005 г.), которые выполняют сортировку n+1 аналоговых сигналов по их ранговым признакам.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых сортировщиков, относятся сложная входная структура, поскольку они имеют n+1 информационных входов, и ограниченные функциональные возможности, так как не допускается совместное выделение n+1 отсортированных аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый сортировщик (фиг.1 в описании изобретения к патенту РФ 2240598, кл. G 06 G 7/25, 2004 г.), который содержит n реляторов и выполняет сортировку n+1 аналоговых сигналов по их ранговым признакам.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся сложная входная структура, поскольку прототип имеет n+1 информационных входов, и ограниченные функциональные возможности, так как не допускается совместное выделение n+1 отсортированных аналоговых сигналов.

Техническим результатом изобретения является упрощение входной структуры и расширение функциональных возможностей за счет соответственно уменьшения количества информационных входов в n+1 раз и обеспечения совместного выделения n+1 отсортированных аналоговых сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом сортировщике, содержащем n реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент «MIN», элемент «МАХ» и булевый инвертор, подсоединенный выходом и входом соответственно к входу записи первого устройства выборки/хранения и входу записи второго устройства выборки/хранения, второму управляющему входу релятора, первый управляющий вход которого образован входом управления замыкающего, размыкающего ключей, в каждом реляторе первый, второй входы и выход элемента «МАХ» соединены соответственно с вторым, первым входами элемента «MIN» и информационным входом второго устройства выборки/хранения, подключенного выходом к информационному входу первого устройства выборки/хранения, выход которого соединен с входом размыкающего ключа, подсоединенного выходом к второму входу элемента «MIN», первый вход и выход которого соединены соответственно с информационным входом и первым выходом релятора, опорный вход и второй выход которого образованы соответственно входом замыкающего ключа и выходом второго устройства выборки/хранения, первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а второй выход i-го () и первый выход n-го реляторов подключены соответственно к i-му и (n+1)-му выходам рангового сортировщика, информационный вход и первый, второй настроечные входы которого образованы соответственно информационным входом первого релятора и объединенными первыми, объединенными вторыми управляющими входами всех реляторов.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового сортировщика и временные диаграммы сигналов настройки.

Ранговый сортировщик содержит n реляторов 1₁, ..., 1_n. Каждый релятор содержит замыкающий и размыкающий ключи 2₁ и 2₂, первое и второе устройства выборки/хранения 3₁ и 3₂, элемент «MIN» 4, элемент "МАХ" 5 и булевый инвертор 6, причем первый, второй входы и выход элемента 5 соединены соответственно с вторым, первым входами элемента 4 и информационным входом устройства 3₂, подключенного входом записи и выходом соответственно к входу инвертора 6 и информационному входу устройства 3₁, вход записи и выход которого соединены соответственно с выходом инвертора 6 и входом ключа 2₂, подсоединенного выходом к выходу ключа 2₁ и второму входу элемента 4, первый вход и выход которого соединены соответственно с информационным входом и первым выходом релятора, опорный вход, первый, второй управляющие входы и второй выход которого образованы соответственно входом ключа 2₁, входом управления ключей 2₁, 2₂, входом записи и выходом устройства 3₂. Первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а второй выход релятора 1_i () и первый выход релятора 1_n подключены соответственно к i-му и (n+1)-му выходам рангового сортировщика, информационный вход и первый, второй настроечные входы которого образованы соответственно информационным входом релятора 11 и объединенными первыми, объединенными вторыми управляющими входами реляторов 1₁, ..., 1_n.

Работа предлагаемого рангового сортировщика осуществляется следующим образом.

На его первый, второй настроечные входы подаются соответственно двоичные сигналы y₁, y₂∈{0,1} (фиг.2), причем длительность Δt высокого уровня сигнала y₂ должна удовлетворять условию Δt≫τn, где τ есть длительность задержки, вносимой элементом 4. В течение периода Т_j () сигнала y₂ на информационный вход рангового сортировщика подается аналоговый сигнал (напряжение) xj>х_min, где х_min - опорное напряжение, фиксируемое на опорных входах реляторов 1₁, ..., 1_n. Если y₁=1 (y₁=0), то ключ 2₁ замкнут (разомкнут), а ключ 2₂ разомкнут (замкнут). При y₂=1 (y₂=0) устройства 3₂ и 3₁ работают соответственно в режимах выборки (хранения) и хранения (выборки). Элементы 4 и 5 воспроизводят базовые операции бесконечнозначной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (max), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Тогда напряжения на первом и втором выходах релятора 1_i () будут определяться рекуррентными выражениями

где символами v и · обозначены соответственно операции max и min; есть номер момента времени t_j (фиг.2); V_i0=x_min; W_0j=x_j. В представленной ниже таблице приведены значения выражений (1) при n=3.

V₁₁=x₁V₁₂=x₁∨x₂V₁₃=x₁∨x₂∨x₃V₁₄=x₁∨x₂∨x₃∨x₄W₁₁=x_minW₁₂=x₁x₂W₁₃=x₁x₂∨x₂x₃W₁₄=x₁x₄∨x₂x₄∨x₃x₄V₂₁=x_minV₂₂=x₁x₂V₂₃=x₁x₂∨x₁x₃∨x₂x₃V₂₄=x₁x₂∨x₁x₃∨x₁x₄∨x₂x₃∨x₂x₄∨x₃x₄W₂₁=x_minW₂₂=x_minW₂₃=x₁x₂x₃W₂₄=x₁x₂x₄∨x₁x₃x₄∨x₂x₃x₄V₃₁=x_minV₃₂=x_minV₃₃=x₁x₂x₃V₂₄=x₁x₂x₃∨x₁x₂x₄∨x₁x₂x₄∨x₂x₃x₄W₃₁=x_minW₃₂=x_minW₃₃=x_minW₃₄=x₁x₂x₃x₄

С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение, определяющее сигнал на g-ом () выходе предлагаемого сортировщика при j=n+1:

где x_k(n+2-g)≠...≠x_k(n+1)∈{x₁,...,x_n+1}; есть количество неповторяющихся БЛ-конъюнкций x_k(n+2-g)...x_k(n+1), определяемое как число сочетаний из n+1 по n+1-g. При g=n+2-r выражение (2) совпадает с видом поисковой функции (функция (6.7) на стр. 117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая реализует алгоритм выделения из множества {х₁,...,х_n+1} элемента x^(r) заданного ранга r∈{1,...,n+1} Таким образом, на первом,..., n-ом, (n+1)-ом выходах предлагаемого сортировщика соответственно имеем V_1(n+1)=x⁽ⁿ⁺¹⁾, ..., V_n(n+1)=x⁽²⁾, W_n(n+1)=x⁽¹⁾ отсортированные аналоговые сигналы x⁽ⁿ⁺¹⁾≥...≥x⁽²⁾≥x⁽¹⁾.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый сортировщик обладает по сравнению с прототипом более простой входной структурой и более широкими функциональными возможностями, так как имеет только один информационный вход и обеспечивает совместное выделение n+1 отсортированных аналоговых сигналов.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом изобретения является упрощение входной структуры и расширение функциональных возможностей за счет соответственно уменьшения количества информационных входов в n+1 раз и обеспечения совместного выделения n+1 отсортированных аналоговых сигналов. Устройство содержит n реляторов, каждый из которых содержит замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент «MIN», элемент «МАХ» и булевый инвертор. 2 ил., 1 табл.

Ранговый сортировщик, содержащий n реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент MIN, элемент МАХ и булевый инвертор, подсоединенный выходом и входом соответственно к входу записи первого устройства выборки/хранения и входу записи второго устройства выборки/хранения, второму управляющему входу релятора, первый управляющий вход которого образован входом управления замыкающего, размыкающего ключей, отличающийся тем, что в каждом реляторе первый, второй входы и выход элемента МАХ соединены соответственно с вторым, первым входами элемента MIN и информационным входом второго устройства выборки/хранения, подключенного выходом к информационному входу первого устройства выборки/хранения, выход которого соединен с входом размыкающего ключа, подсоединенного выходом к второму входу элемента MIN, первый вход и выход которого соединены соответственно с информационным входом и первым выходом релятора, опорный вход и второй выход которого образованы соответственно входом замыкающего ключа и выходом второго устройства выборки/хранения, первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а второй выход i-го () и первый выход n-го реляторов подключены соответственно к i-му и (n+1)-му выходам рангового сортировщика, информационный вход и первый, второй настроечные входы которого образованы соответственно информационным входом первого релятора и объединенными первыми, объединенными вторыми управляющими входами всех реляторов.