РАНГОВЫЙ СОРТИРОВЩИК Российский патент 2008 года по МПК G06G7/25 

Описание патента на изобретение RU2324223C1

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые сортировщики (см., например, фиг.1 в описании изобретения к патенту РФ 2240598, кл. G06G 7/25, 2004 г.), которые с помощью комбинирования фаз параллельной и последовательной работы n+1 реляторов выполняют сортировку n+1 аналоговых сигналов по их ранговым признакам.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых сортировщиков, относится низкое быстродействие, обусловленное тем, что длительность ΔtПс фазы последовательной работы реляторов определяется выражением ΔtПс=(n+1)τ, где τ есть длительность задержки, вносимой элементом бесконечнозначной логики, входящим в состав каждого релятора.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый сортировщик (фиг.1 в описании изобретения к патенту РФ 2284573, кл. G06G 7/25, 2006 г.), который с помощью комбинирования фаз параллельной и последовательной работы n реляторов выполняет сортировку n+1 аналоговых сигналов по их ранговым признакам.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что длительность ΔtПс фазы последовательной работы реляторов определяется выражением ΔtПс=nτ, где τ есть длительность задержки, вносимой элементом бесконечнозначной логики, входящим в состав каждого релятора.

Техническим результатом изобретения является повышение быстродействия за счет уменьшения длительности фазы последовательной работы реляторов.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом сортировщике, содержащем n реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, два элемента бесконечнозначной логики и булевый инвертор, подсоединенный выходом и входом соответственно к входу записи первого устройства выборки/хранения и входу записи второго устройства выборки/хранения, второму управляющему входу релятора, первый управляющий вход которого образован входом управления замыкающего, размыкающего ключей, в каждом реляторе первый, второй входы и выход второго элемента бесконечнозначной логики, воспроизводящего операцию «МАХ», соединены соответственно с вторым входом первого элемента бесконечнозначной логики, воспроизводящего операцию «MIN», информационным входом релятора и информационным входом второго устройства выборки/хранения, подключенного выходом к информационному входу первого устройства выборки/хранения, выход которого соединен с входом размыкающего ключа, подсоединенного выходом к второму входу первого элемента бесконечнозначной логики, выход которого соединен с первым выходом релятора, опорный вход и второй выход которого образованы соответственно входом замыкающего ключа и выходом второго устройства выборки/хранения, первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а второй выход i-го и первый выход n-го реляторов подключены соответственно к i-му и (n+1)-му выходам рангового сортировщика, информационный вход и первый, второй настроечные входы которого соединены соответственно с информационным входом первого релятора и объединенными первыми, объединенными вторыми управляющими входами всех реляторов, особенность заключается в том, что в каждом реляторе первый вход первого элемента бесконечнозначной логики образует дополнительный информационный вход релятора, а дополнительные информационные входы всех реляторов соединены с информационным входом первого релятора.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового сортировщика и временные диаграммы сигналов настройки.

Ранговый сортировщик содержит n реляторов 11, ..., 1n. Каждый релятор содержит замыкающий и размыкающий ключи 21 и 22, первое и второе устройства выборки/хранения 31 и 32, первый и второй элементы бесконечнозначной логики 41 и 42, воспроизводящие соответственно операции «MIN» и «МАХ», булевый инвертор 5, причем первый, второй входы и выход элемента 42 соединены соответственно с вторым входом элемента 41, информационным входом релятора и информационным входом устройства 32, подключенного входом записи и выходом соответственно к входу инвертора 5 и информационному входу устройства 31, вход записи и выход которого соединены соответственно с выходом инвертора 5 и входом ключа 22, подсоединенного выходом к выходу ключа 21 и второму входу элемента 41, первый вход и выход которого соединены соответственно с дополнительным информационным входом и первым выходом релятора, опорный вход, первый, второй управляющие входы и второй выход которого образованы соответственно входом ключа 21, входом управления ключей 21, 22, входом записи и выходом устройства 32. Первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а второй выход релятора 1i и первый выход релятора 1n подключены соответственно к i-му и (n+1)-му выходам рангового сортировщика, информационный вход и первый, второй настроечные входы которого образованы соответственно объединенными информационным входом релятора 1n, дополнительными информационными входами реляторов 11, ..., 1n и объединенными первыми, объединенными вторыми управляющими входами реляторов 11, ..., 1n.

Работа предлагаемого рангового сортировщика осуществляется следующим образом. На его первый, второй настроечные входы подаются соответственно двоичные сигналы у1, у2∈{0,1} (фиг.2), причем длительность Δt высокого уровня сигнала у2 должна удовлетворять условию Δt>>2τ, где τ есть длительность задержки, вносимой элементом бесконечнозначной логики. В течение периода Тj сигнала у2 на информационный вход рангового сортировщика подается аналоговый сигнал (напряжение) хjmin, где хmin - опорное напряжение, фиксируемое на опорных входах реляторов 11, ..., 1n. Если у1=1 (у1=0), то ключ 21 замкнут (разомкнут), а ключ 22 разомкнут (замкнут). При у2=1 (у2=0) устройства 32 и 31 работают соответственно в режимах выборки (хранения) и хранения (выборки). Элементы 41 и 42 воспроизводят базовые операции бесконечнозначной логики (БЛ): соответственно БЛ-конъюнкцию («MIN») и БЛ-дизъюнкцию («МАХ»), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Тогда напряжения на первом и втором выходах релятора 1i будут определяться рекуррентными выражениями

где символами ∨ и · обозначены соответственно операции «МАХ» и «MIN»; есть номер момента времени tj (фиг.2); Vi0=xmin; W0jj. В представленной ниже таблице приведены значения выражений (1) при n=3.

V11=x1V12=x1∨x2V13=x1∨x2∨x3V14=x1∨x2∨x3∨x4W11=xminW12=x1x2W13=x1x3∨x2x3W14=x1x4∨x2x4∨x3x4V21=xminV22=x1x2V23=x1x2∨x1x3∨x2x3V24=x1x2∨x1x3∨x1x4W21=xminW22=xminW23=x1x2x3∨x2x3∨x2x4∨x3x4W24=x1x2x4∨x1x3x4∨x2x3x4V31=xminV32=xminV33=x1x2x3V34=x1x2x3∨x1x2x4∨x1x3x4∨x2x3x4W31=xminW32=xminW33=xminW34=x1x2x3x4

С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение, определяющее сигнал на g-ом выходе предлагаемого сортировщика при j=n+1:

где xk(n+2-g)≠...≠xk(n+1) ∈{x1,...,xn+1}; есть количество неповторяющихся БЛ-конъюнкций xk(n+2-g)...xk(n+1), определяемое как число сочетаний из n+1 по n+1-g. При g=n+2-r выражение (2) совпадает с видом поисковой функции (функция (6.7) на стр.117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая реализует алгоритм выделения из множества {x1, ..., xn+1} элемента х(r) заданного ранга r∈{1, ..., n+1} (х(1)≤...≤x(n+1); {x(1)}U...U{x(n+1)}={x1, ..., xn+1}). Таким образом, на первом,..., n-ом, (n+1)-ом выходах предлагаемого сортировщика соответственно имеем V1(n+1)=x(n+l), ..., Vn(n+1)=x(2), Wn(n+1)=x(1) отсортированные аналоговые сигналы х(n+1)≥...≥х(2)≥х(1).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый сортировщик выполняет сортировку n+1 аналоговых сигналов по их ранговым признакам и обладает более высоким по сравнению с прототипом быстродействием, так как длительность ΔtПс фазы последовательной работы реляторов предлагаемого рангового сортировщика определяется выражением ΔtПс=2τ, где τ есть длительность задержки, вносимой элементом бесконечнозначной логики. Отметим, что длительности фаз параллельной работы реляторов прототипа и предлагаемого рангового сортировщика равны.

Похожие патенты RU2324223C1

название год авторы номер документа
РАНГОВЫЙ СОРТИРОВЩИК 2006
  • Андреев Дмитрий Васильевич
RU2324222C1
РАНГОВЫЙ СОРТИРОВЩИК 2005
  • Андреев Дмитрий Васильевич
RU2284573C1
РАНГОВЫЙ СОРТИРОВЩИК 2007
  • Андреев Дмитрий Васильевич
RU2338249C1
РАНГОВЫЙ СЕЛЕКТОР 2003
  • Андреев Д.В.
RU2240598C1
РАНГОВЫЙ СОРТИРОВЩИК 2004
  • Андреев Д.В.
RU2260845C1
РАНГОВЫЙ СОРТИРОВЩИК 2004
  • Андреев Д.В.
RU2266564C1
РАНГОВЫЙ СЕЛЕКТОР 2005
  • Андреев Дмитрий Васильевич
RU2284572C1
РАНГОВЫЙ СЕЛЕКТОР 2005
  • Андреев Дмитрий Васильевич
RU2292586C1
РАНГОВЫЙ СЕЛЕКТОР 2003
  • Андреев Д.В.
RU2248041C1
РАНГОВЫЙ СЕЛЕКТОР 2004
  • Андреев Д.В.
RU2262740C1

Иллюстрации к изобретению RU 2 324 223 C1

Реферат патента 2008 года РАНГОВЫЙ СОРТИРОВЩИК

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является повышение быстродействия устройства. Устройство содержит n реляторов, каждый из которых содержит замыкающий и размыкающий ключи, два устройства выборки/хранения, два элемента бесконечнозначной логики, воспроизводящие соответственно операции «MIN» и «МАХ», булевый инвертор. 2 ил.

Формула изобретения RU 2 324 223 C1

Ранговый сортировщик, содержащий n реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, два элемента бесконечнозначной логики и булевый инвертор, подсоединенный выходом и входом соответственно к входу записи первого устройства выборки/хранения и входу записи второго устройства выборки/хранения, второму управляющему входу релятора, первый управляющий вход которого образован входом управления замыкающего, размыкающего ключей, в каждом реляторе первый, второй входы и выход второго элемента бесконечнозначной логики, воспроизводящего операцию «МАХ», соединены соответственно с вторым входом первого элемента бесконечнозначной логики, воспроизводящего операцию «MIN», информационным входом релятора и информационным входом второго устройства выборки/хранения, подключенного выходом к информационному входу первого устройства выборки/хранения, выход которого соединен с входом размыкающего ключа, подсоединенного выходом к второму входу первого элемента бесконечнозначной логики, выход которого соединен с первым выходом релятора, опорный вход и второй выход которого образованы соответственно входом замыкающего ключа и выходом второго устройства выборки/хранения, первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а второй выход i-го и первый выход n-го реляторов подключены соответственно к i-му и (n+1)-му выходам рангового сортировщика, информационный вход и первый, второй настроечные входы которого соединены соответственно с информационным входом первого релятора и объединенными первыми, объединенными вторыми управляющими входами всех реляторов, отличающийся тем, что в каждом реляторе первый вход первого элемента бесконечнозначной логики образует дополнительный информационный вход релятора, а дополнительные информационные входы всех реляторов соединены с информационным входом первого релятора.

Документы, цитированные в отчете о поиске Патент 2008 года RU2324223C1

РАНГОВЫЙ СОРТИРОВЩИК 2005
  • Андреев Дмитрий Васильевич
RU2284573C1
РАНГОВЫЙ СЕЛЕКТОР 2003
  • Андреев Д.В.
RU2240598C1
РАНГОВЫЙ СЕЛЕКТОР 2003
  • Андреев Д.В.
RU2248041C1
Устройство для ранжирования аналоговых сигналов 1988
  • Волгин Леонид Иванович
SU1541636A1
US 5796918 А, 18.08.1998
JP 4010180 А, 14.01.1992.

RU 2 324 223 C1

Авторы

Андреев Дмитрий Васильевич

Даты

2008-05-10Публикация

2006-12-08Подача