РАНГОВЫЙ СЕЛЕКТОР Российский патент 2006 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые селекторы (см., например, фиг.1 в описании изобретения к патенту РФ 2248041, кл. G 06 G 7/25, 2005 г.), которые выполняют селекцию из n+1 аналоговых сигналов х₁,...,х_n+1 сигнала х^(r) любого заданного ранга r∈{1,...,n+1}, x⁽¹⁾=min(x₁,...,x_n+1), ..., x⁽ⁿ⁺¹⁾=max(x₁,...,x_n+1).

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относится сложная настройка, обусловленная тем, что для обеспечения селекции из n+1 аналоговых сигналов сигнала r-го (r∈{1,...,n+1}) ранга необходимо n+2-r периодов импульсного сигнала настройки.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, ранговый селектор (фиг.1 в описании изобретения к патенту РФ 2240598, кл. G 06 G 7/25, 2004 г.), который содержит n+1 реляторов и выполняет селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,...,n+1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная настройка, обусловленная тем, что для обеспечения селекции из n+1 аналоговых сигналов сигнала r-го {r∈{1,...,n+1}) ранга необходимо n+2-r периодов импульсного сигнала настройки.

Техническим результатом изобретения является упрощение настройки за счет обеспечения селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,...,n+1} с помощью меньшего количества периодов импульсного сигнала настройки.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем n+1 реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент «MIN», элемент «МАХ» и булевый инвертор, причем в каждом реляторе первый и второй входы элемента «MIN» соединены соответственно с входом размыкающего ключа и выходом первого устройства выборки/хранения, информационный вход которого соединен с вторым входом элемента «МАХ», подключенного выходом к выходу релятора, первый, второй информационные и первый, второй управляющие входы которого соединены соответственно с первым входом элемента «MIN», вторым входом элемента «МАХ» и входом управления замыкающего, размыкающего ключей, входом булевого инвертора, выход каждого предыдущего релятора соединен с вторым информационным входом последующего релятора, а выход (n+1)-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами первого - (n+1)-го реляторов, особенность заключается в том, что в каждом реляторе вход записи первого устройства выборки/хранения соединен с входом булевого инвертора, подключенного выходом к входу записи второго устройства выборки/хранения, информационный вход и выход которого соединены соответственно с выходом элемента «MIN» и входом замыкающего ключа, подсоединенного выходом к первому входу элемента «МАХ».

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового селектора и временные диаграммы сигналов настройки.

Ранговый селектор содержит n+1 реляторов 1₁, ..., 1_n+1. Каждый релятор содержит замыкающий и размыкающий ключи 2₁ и 2₂, первое и второе устройства выборки/хранения 3₁ и 3₂, элемент «MIN» 4, элемент «МАХ» 5 и булевый инвертор 6, причем вход записи, информационный вход и выход устройства 3₁ подключены соответственно к входу инвертора 6, второму входу элемента 5 и второму входу элемента 4, подсоединенного первым входом и выходом соответственно к входу ключа 2₂ и информационному входу устройства 3₂, вход записи и выход которого соединены соответственно с выходом инвертора 6 и входом ключа 2₁, подсоединенного выходом к выходу ключа 2₂ и первому входу элемента 5, выход которого является выходом релятора, первый, второй информационные и первый, второй управляющие входы которого соединены соответственно с первым входом элемента 4, вторым входом элемента 5 и входом управления ключей 2₁, 2₂, входом инвертора 6. Выход каждого предыдущего релятора подключен к второму информационному входу последующего релятора, а выход релятора 1_n+1 является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами реляторов 1₁, ..., 1_n+1.

Работа предлагаемого рангового селектора осуществляется следующим образом. На первые информационные входы реляторов 1₁, ..., 1_n+1 подаются подлежащие обработке аналоговые сигналы (напряжения) х₁, ..., х_n+1 соответственно; на втором информационном входе релятора 1₁ фиксируется опорное напряжение х_min<х₁,...,х_n+1, на первый, второй настроечные входы селектора подаются соответственно цифровые сигналы y₁, y₂∈{0, 1} (фиг.2). Если y₁=1 (y₁=0), то ключ 2₁ замкнут (разомкнут), а ключ 2₂ разомкнут (замкнут). При y₂=1 (y₂=0) устройства 3₁ и 3₂ работают соответственно в режимах выборки (хранения) и хранения (выборки). Элементы 4 и 5 воспроизводят базовые операции бесконечнозначной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (max), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Следовательно, напряжение на выходе релятора 1_i () будет определяться рекуррентным выражением

где символами ∨ и · обозначены соответственно операции max и min;

есть номер момента времени t_j. (фиг.2); W_0j=x_min, Длительность половины периода Т сигнала y₂ должна удовлетворять условию 0,5T≫Δt, где Δt=τ(n+1), а τ есть длительность задержки, вносимой элементом 5. В представленной ниже таблице приведены значения выражения (1) при n=3.

W₁₁=x₁W₂₁=x₁∨x₂W₃₁=x₁∨x₂∨x₃W₄₁=x₁∨x₂∨x₃∨x₄W₁₂=x_minW₂₂=x₁x₂W₃₂=x₁x₂∨x₁x₂∨x₁x₃∨x₂x₃W₄₂=x₁x₂∨x₁x₃∨x₁x₄∨x₂x₃∨x₂x₄∨x₃x₄W₁₃=x_minW₂₃=x_minW₃₃=x₁x₂x₃W₄₃=x₁x₂x₃∨x₁x₂x₄∨x₁x₃x₄∨x₂x₃x₄W₁₄=x_minW₂₄=x_minW₃₄=x_minW₄₄=x₁x₂x₃x₄

С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение для W_(n+1)j:

где x_k(n+2-j)≠...≠x_k(n+1)∈{x₁,...,x_n+1}; есть количество неповторяющихся БЛ-конъюнкций x_k(n+2-j)...x_k(n+1), определяемое как число сочетаний из n+1 по n+1-j. При j=n+1-r выражение (2) совпадает с видом поисковой функции (функция (6.7) на стр.117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая реализует алгоритм поиска (селекции) элемента х^(r) заданного ранга r∈{1,...,n+1} в множестве {х₁,...,х_n+1}(х⁽¹⁾=min(x₁,...,x_n+1), ..., x⁽ⁿ⁺¹⁾=max(x₁,...,x_n+1)). Таким образом, селектор (фиг.1) будет воспроизводить операцию

При этом согласно фиг.2 селекция из n+1 сигналов х₁, ..., х_n+1 сигнала х^(r) (r∈{1,...,n+1}) осуществляется с помощью n+1-r периодов сигнала y₂.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор обладает более простой по сравнению с прототипом настройкой, так как обеспечивает селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,...,n+1} с помощью на единицу меньшего количества периодов импульсного сигнала настройки.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом изобретения является упрощение настройки за счет обеспечения селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,...,n+1} с помощью меньшего количества периодов импульсного сигнала настройки. Устройство содержит n+1 реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент "MIN", элемент "МАХ" и булевый инвертор. 2 ил., 1 табл.

Ранговый селектор, содержащий n+1 реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент MIN, элемент МАХ и булевый инвертор, причем в каждом реляторе первый и второй входы элемента MIN соединены соответственно с входом размыкающего ключа и выходом первого устройства выборки/хранения, информационный вход которого соединен с вторым входом элемента МАХ, подключенного выходом к выходу релятора, первый, второй информационные и первый, второй управляющие входы которого соединены соответственно с первым входом элемента MIN, вторым входом элемента МАХ и входом управления замыкающего, размыкающего ключей, входом булевого инвертора, выход каждого предыдущего релятора соединен с вторым информационным входом последующего релятора, а выход (n+1)-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами первого - (n+1)-го реляторов, отличающийся тем, что в каждом реляторе вход записи первого устройства выборки/хранения соединен с входом булевого инвертора, подключенного выходом к входу записи второго устройства выборки/хранения, информационный вход и выход которого соединены соответственно с выходом элемента MIN и входом замыкающего ключа, подсоединенного выходом к первому входу элемента МАХ.