РАНГОВЫЙ СЕЛЕКТОР Российский патент 2004 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые селекторы (см., например, авт. св. СССР 1262531, кл. G06G7/25, 1986г.), которые выполняют селекцию сигнала только (n+1)-го ранга (наибольшего сигнала) из нескольких аналоговых сигналов х₁,...,х_n+1.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относится ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция сигнала любого заданного ранга r∈ {1,...,n+1}.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый селектор (фиг.1 в описании изобретения к патенту РФ 2172980, кл. G06G 7/25, 2001 г.), состоящий из n реляторов, каждый из которых содержит замыкающий и размыкающий ключи, два устройства выборки/хранения, булевый инвертор и выполняющий селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈ {1,...,n+1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная настройка, обусловленная тем, что для обеспечения селекции из n+1 аналоговых сигналов сигнала r-го (r∈ {1,...,n+1}) ранга необходимо 2n+1-r периодов импульсного сигнала настройки.

Техническим результатом изобретения является упрощение настройки за счет обеспечения селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r∈ {1,..., n+1} с помощью меньшего количества периодов импульсного сигнала настройки.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем n реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения и булевый инвертор, вход которого соединен с входом записи второго устройства выборки/хранения и вторым управляющим входом релятора, особенность заключается в том, что в него дополнительно введен аналогичный упомянутым (n+1)-й релятор и в каждый релятор дополнительно введены элемент “MIN” и элемент “МАХ”, причем первый, второй входы и выход элемента “MIN” соединены соответственно с входом размыкающего ключа, выходом первого устройства выборки/хранения и входом замыкающего ключа, выход которого соединен с информационным входом второго устройства выборки/хранения, подключенного выходом к первому входу элемента “МАХ”, второй вход и выход которого соединены соответственно с информационным входом первого устройства выборки/хранения, подключенного входом записи к выходу булевого инвертора, и выходом релятора, первый, второй информационные и первый управляющий входы которого соединены соответственно с первым входом элемента “MIN”, вторым входом элемента “МАХ” и входом управления замыкающего, размыкающего ключей, выход каждого предыдущего релятора подключен к второму информационному входу последующего релятора, а выход (n+1)-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами первого -(n+1)-го реляторов.

На фиг.1, 2 и 3 представлены соответственно схема предлагаемого рангового селектора, схема релятора, использованного при построении этого селектора, и временные диаграммы сигналов настройки.

Ранговый селектор содержит n+1 реляторов 1₁,...,1_n+1. Каждый релятор содержит замыкающий и размыкающий ключи 2₁ и 2₂, первое и второе устройства выборки/хранения 3₁ и 3₂, элемент “MIN” 4, элемент “МАХ” 5 и булевый инвертор 6, причем первый, второй входы и выход элемента 4 соединены соответственно с входом ключа 2₂, выходом устройства 3₁ и входом ключа 2₁, выход которого соединен с выходом ключа 2₂ и информационным входом устройства 3₂, подключенного входом записи и выходом соответственно к объединенным входу инвертора 6, второму управляющему входу релятора и первому входу элемента 5, второй вход и выход которого соединены соответственно с информационным входом устройства 3₁, подключенного входом записи к выходу инвертора 6, и выходом релятора, первый, второй информационные и первый управляющий входы которого соединены соответственно с первым входом элемента 4, вторым входом элемента 5 и входом управления ключей 2₁, 2₂. Выход каждого предыдущего релятора подключен к второму информационному входу последующего релятора, а выход релятора 1_n+1 является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами реляторов 1₁,...,1_n+1.

Работа предлагаемого рангового селектора осуществляется следующим образом. На первые информационные входы реляторов 1₁,...,1_n+1 подаются подлежащие обработке аналоговые сигналы (напряжения) x₁,...,х_n+1 соответственно; на втором информационном входе релятора 1₁ фиксируется опорное напряжение х_min<х₁,...,х_n+1; на первый, второй настроечные входы селектора подаются соответственно цифровые сигналы y₁,y₂∈_{{0,1} (фиг.3). Если y1=1 (y1=0), то ключ 21 замкнут (разомкнут), а ключ 22 разомкнут (замкнут). При у2=1 (у2=0) устройства 32 и 31 работают соответственно в режимах выборки (хранения) и хранения (выборки). Элементы 4 и 5 воспроизводят базовые операции бесконечнозначной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (mах), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входа. Следовательно, напряжение на выходе релятора будет определяться рекуррентным выражением}

где символами ∨ и обозначены соответственно операции mах и min; есть номер периода Т_j сигнала у₂ (фиг.3); W_i1=х_i∨_{W(i-1)1; W0j=xmin. Длительность Δ t половины периода Тj=2Δ t сигнала y2 должна удовлетворять условию Δ t>>τ (n+1), где τ есть длительность задержки, вносимой элементом 5. В представленной ниже таблице приведены значения выражения (1) при n=3.}

С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение для W_(n+1)j:

где есть количество неповторяющихся БЛ-конъюнкций определяемое как число сочетаний из n+1 по n+1-j. При j=n+2-r выражение (2) совпадает с видом поисковой функции (функция (6.7) на стр.117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая реализует алгоритм поиска (селекции) элемента х^(r) заданного ранга r∈ {1,..,n+1} в множестве {x₁,…,x_n+1} {x⁽¹⁾=min(x₁,...,x_n+1),...,x⁽ⁿ⁺¹⁾=max{x₁,...,x_n+1)}. Таким образом, селектор (фиг.1) будет воспроизводить операцию

согласно которой селекция из n+1 сигналов х₁,...,х_n+1 сигнала х^(r) (r∈ {1,...,n+1}) осуществляется с помощью n+2-r периодов сигнала у₂.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор обладает более простой по сравнению с прототипом настройкой, так как обеспечивает селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈ {1,...,n+1} с помощью на n-1 меньшего количества периодов импульсного сигнала настройки.

Изобретение относится к вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является упрощение настройки за счет обеспечения селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,...n+1} с помощью меньшего количества периодов импульсного сигнала настройки. Устройство содержит n+1 релятор, каждый из которых состоит из замыкающего и размыкающего ключа, двух устройств выборки/хранения, элементов “MIN” и “МАХ”, булевого инвертора. 3 ил., 1 табл.

Ранговый селектор, состоящий из n реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения и булевый инвертор, вход которого соединен с входом записи второго устройства выборки/хранения и вторым управляющим входом релятора, отличающийся тем, что в него дополнительно введен аналогичный упомянутым (n+1)-й релятор и в каждый релятор дополнительно введены элемент “MIN” и элемент “МАХ”, причем первый, второй входы и выход элемента “MIN” соединены соответственно с входом размыкающего ключа, выходом первого устройства выборки/хранения и входом замыкающего ключа, выход которого соединен с информационным входом второго устройства выборки/хранения, подключенного выходом к первому входу элемента “МАХ”, второй вход и выход которого соединены соответственно с информационным входом первого устройства выборки/хранения, подключенного входом записи к выходу булевого инвертора, и выходом релятора, первый, второй информационные и первый управляющий входы которого соединены соответственно с первым входом элемента “MIN”, вторым входом элемента “МАХ” и входом управления замыкающего, размыкающего ключей, выход каждого предыдущего релятора подключен к второму информационному входу последующего релятора, а выход (n+1)-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами первого-(n+1)-го реляторов.