Дифференциальный усилитель Советский патент 1985 года по МПК H03F3/45 

Кзобретение относится к вь1числительной технике и технике связи и может использоваться в аналоговых вычислительных машинах, в системах автоматики и телемеханики. Цель изобретения - повышение коэффициента подавления синфазного сигнала. На чертеже представлена принципиальная электрическая схема предлагаемого устройства. Дифференциальный усилитель содержит первый входной дифференциальный каскад, вьтолнен1ый на транзисторах 1-4, второй входнш дифференциальный каскад, вьтолненньч на транзисторах 5-8, nepBbu-i 9, вт ой 10, третий 11, четвертый 12 отражатели тока, генератор тока, выполненньй на пятом 13 и шестом 14 отражателях тока, а также первьй 15, второй 16, третий 17, четвертый 18 дополнительные транзисторы, первую 19 и .вторую 20 шины том четысе попарно противофазных вьгхода дшйеренциального усилителя соединены с каскадом 21 с несимметричньм выходом Устройство работает следующим образом. Дифференциальный сигнал, поданньй на базы транзисторов 1 и 2, усиливается и инвертируется на их коллекторах. Затем усиливаемый сигнал поступает с коллектора транзистора 1 на вход первого отражателя 9 тока, ас коллектора транзистора 2 - на вход . второго отражателя lD тока. На выходах первого 9 и второго 10 отражателей тока сигнал инвертируется и скла дывается в фазе с усиливаемым сигналом на коллекторах соответственно транзисторов 6 и 5. С э шттepoв тран зисторов 1,2 и 5,6 усиливаемый дифференциальный сигнал поступает в зми теры транзисторов 3 и 4 и в эмиттеры транзисторов 7 и 8, включенных по сх ме с общей базой, где усиливается. С коллекторов транзисторов 3 и 4 уси ливаемьй сигнал поступает соответственно на входы третьего 11 и четвертого 12 отражателей тока, на выходах которых инвертируется и складывается в. фазе с сигналом на коллекторах транзисторов соответственно 8 и 7. Таким образом, осуществляется сложакие усиливаемых сигналов. При этом суммируемые усиливаемые сигналы на коллекторах транзисторов 5 и 6, 7 и 1 712 8 находятся попарно между собой в противофазе, база транзистора 1 является инвертирующим входом дифференциального усилителя, а база транзистора 2 - его неинвертирующим входом. Далее усиливаемьй сигнал поступает на базы второго 16, первого 15, четвертого 18 итретьего 17 дополнительных транзисторов. При подаче возрастающего уровня сигнала на входы дифференциального усилителя соответственно увеличивается уровень сигнала на базах первого 15, второго 16, третьего 17 и четвертого 18 дополнительных транзисторов, что определяет соответственное увеличение тока в их эмиттерах, а это вызывает увеличение тока на вькодах цятого 13 и шестого 14 отражателей тока и, следовательно, приводит к увел-ичению базовых токов транзисторов 3,4,7,8 и эмиттерньк токов транзисторов 1,2,5,6, т.е. приводит к увеличению тока, потребляемого первым и вторым входными дифференциал каскадами дифференциального усилителя. Вследствие этого улучшается линейность вольт-амперных характеристик, входящих в него активных элементов, что приводит к значительному, уменьшению коэффициента нелинейных искажений дифференциального усилителя и амплитуды боковых: сос.тавляющих .частот передаваемого сигнала. Дифференциальньй сигнал, поступаюгций на базы первого 15, второго 16, третьего 17 и четвертого 18 дополнительных транзисторов, усиливается, инвертируется на их коллекторах и поступает на каскад 21. Синфазные входные напряжения в значительной мере подавляются за счет большого дифференциального сопротивления пятого 13 и шестого 14 отражат лей тока токозадающей цепи, выходы которых включены в базовую цепь тран-зисторов 3,4,7 и 8. Однако такое подавление синфазных сигналов (порядка - 50-60 дБ) является недостаточньм для надежного функционирования дифференциального усилителя в режиме компарирования и в условиях большого уровня помех, определяемого допустимым уровнем и величиной подавления синфазных помех, абсолютная величина которой должна быть сравнима или превьш1ать величину коэффициента усиления дифференциального сигнала.

ДИФФЕРЕНЦИАЛЬНЫЙ УСШШТЕЛЬ, содержащий первый входной дифферен- ; циальный каскад, выполненный понас-; кадной схеме, имеющий первый, вто-т ; рой, третий и четвертый выходы, являклциеся попарно противофазными, соединенные с входами соответственно первого, второго, третьего и четвертого отражателей тока, вьгаоды питания которых подключены к первой и второй шинам источника питания соответственно, и генератором тока в токозадающей цепи, вьшолненным на пятом и шестом отражателях тока, выходы которых объединены и являются выходом генератора тока, а выводы питания подключены соответственно к первой и второй шинам источника пи- , тания, отличающийся тем, что, с целью повышения коэффициента подавления синфазного сигнала, параллельно первому входному дифференциальному каскаду введен второй входной дифференциальный кпскад,. выполненный по каскадной схеме, токозадающая цепь которого соединена с выходом генератора тока, и имеющий первьш, второй, третий и четвертый выходы, являющиеся попарно противофазными, соединенные соответственно с вторым, первым, четвертым и третьим выходами.первого входного дифференциального каскада, а- также введены первьй, второй, третий и четвертый дополнительные транзисторы, (Л коллекторы которых являются попарно противофазными выходами дифференциального усилителя, базы подключены к выходам соответственно первого, второго, третьего и четвертого отражателей тока, причем эмиттеры первого и второго дополнительных транзис05 Од торов объединены и подключены к входу пятого отражателя тока, а эмиттеto ры третьего и четвертого дополниvl тельных транзисторов объединены и подключены к входу шестого отражателя тока. . ,