ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С ПОВЫШЕННЫМ ОСЛАБЛЕНИЕМ СИНФАЗНОГО СИГНАЛА Российский патент 2008 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах).

Известны схемы двухтактных дифференциальных усилителей (ДУ) на основе трех токовых зеркал [1-18], которые стали основой многих серийных операционных усилителей, выпускаемых как зарубежными (СА3080, НА2700 и др.), так и российскими (К154УД1 и др.) микроэлектронными фирмами. В связи с высокой популярностью такой архитектуры ДУ, на их модификации выдано более 50 патентов в различных странах. Предполагаемое изобретение относится к данному подклассу устройств.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патенте США №5.371.476, содержащий первый 1 и второй 2 входные транзисторы, в общую эмиттерную цепь которых включен источник опорного тока 3, первое 4, второе 5 и третье 6 токовые зеркала, причем вход первого токового зеркала 4 соединен с коллектором второго входного транзистора 2, вход третьего 6 токового зеркала подключен к коллектору первого входного транзистора 1, выход третьего 6 токового зеркала связан со входом второго токового зеркала 5, причем выходы первого 4 и второго 5 токовых зеркал связаны с выходом 7 дифференциального усилителя.

Существенный недостаток известного ДУ состоит в том, что он имеет недостаточно высокое ослабление синфазных сигналов (коэффициент К_ос.сф), что связано с повышенным влиянием на К_ос.сф выходной проводимости источника опорного тока и параметров применяемых токовых зеркал.

Основная цель предлагаемого изобретения состоит в повышении коэффициента ослабления входных синфазных сигналов.

Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы, в общую эмиттерную цепь которых включен источник опорного тока 3, первое 4, второе 5 и третье 6 токовые зеркала, причем вход первого токового зеркала 4 соединен с коллектором второго входного транзистора 2, вход третьего 6 токового зеркала подключен к коллектору первого входного транзистора 1, выход третьего 6 токового зеркала связан со входом второго токового зеркала 5, причем выходы первого 4 и второго 5 токовых зеркал связаны с выходом 7 дифференциального усилителя, предусмотрены новые элементы и связи - в схему введены первый 8 и второй 9 дополнительные транзисторы, эмиттерно-базовые переходы которых включены параллельно эмиттерно-базовым переходам первого 1 и второго 2 входных транзисторов, коллектор второго дополнительного транзистора 9 соединен со входом дополнительного токового зеркала 10, а коллектор первого 8 дополнительного транзистора подключен ко входу третьего токового зеркала 6 и выходу дополнительного токового зеркала 10.

Схема заявляемого устройства показана на фиг.2.

На фиг.3 и фиг.4 представлены схемы известного (фиг.3) и заявляемого (фиг.4) устройств в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», а на фиг.5-7 - результаты расчеты частотной зависимости К_ос.сф для данных схем при различных значениях коэффициентов передачи по току (Gain=Ki12=0,9-0,99) применяемых токовых зеркал.

Дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы, в общую эмиттерную цепь которых включен источник опорного тока 3, первое 4, второе 5 и третье 6 токовые зеркала, причем вход первого токового зеркала 4 соединен с коллектором второго входного транзистора 2, вход третьего 6 токового зеркала подключен к коллектору первого входного транзистора 1, выход третьего 6 токового зеркала связан со входом второго токового зеркала 5, причем выходы первого 4 и второго 5 токовых зеркал связаны с выходом 7 дифференциального усилителя. В схему введены первый 8 и второй 9 дополнительные транзисторы, эмиттерно-базовые переходы которых включены параллельно эмиттерно-базовым переходам первого 1 и второго 2 входных транзисторов, коллектор второго дополнительного транзистора 9 соединен со входом дополнительного токового зеркала 10, а коллектор первого 8 дополнительного транзистора подключен ко входу третьего токового зеркала 6 и выходу дополнительного токового зеркала 10.

Рассмотрим работу заявляемого ДУ фиг.2. При изменении входного синфазного сигнала ДУ фиг.2 u_c=u_c1=u_c2 изменяется ток i₃ в общей эмиттерной цепи ДУ

где y₃ - выходная проводимость источника опорного тока 3.

Ток i₃ перераспределяется между эмиттерами транзисторов 1, 2, 8, 9, поэтому коллекторные токи этих транзисторов

где α_i≈1 - коэффициент усиления по току эмиттера i-го транзистора.

Если учесть, что все токовые зеркала схемы ДУ имеют отличающиеся от единицы (К_i12<1), но одинаковые по величине коэффициенты передачи по току, то для схемы фиг.2 можно составить следующую систему уравнений

Подставляя в (10) формулы (7) и (9) с учетом (6) и (7), можно найти приращение тока в нагрузке R_н, обусловленное синфазным сигналом

где α=α₁=α₂=α₈=α₉=⊥1;

- крутизна передачи синфазного сигнала со входа ДУ фиг.2 на его выход (S_c=0,25y₃К_i12α(1-К_i12)²).

Для дифференциального входного сигнала u_вх=u_c1-u_c2 приращение тока в нагрузке

где S_д - крутизна передачи дифференциального сигнала со входа ДУ фиг.2 на его выход.

Таким образом, коэффициент ослабления входных синфазных сигналов ДУ фиг.2

Из формулы (13) следует, что в сравнении с прототипом К_ос.сф предлагаемой схемы существенно повышается.

Данные выводы подтверждаются результатами моделирования предлагаемых схем в среде PSpice (фиг.5-7) - выигрыш по К_ос.сф ДУ фиг.2 составляет от 25 Дб до 46 Дб в зависимости от численных значений коэффициента передачи по току применяемых токовых зеркал.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США №4.783.602.

2. Патент США №4.176.323.

3. Патент США №5.371.476.

4. Патент США RE 30.587.

5. Патент США №4.241.315.

6. Патент США №4.267.519.

7. Патент США №4.361.815.

8. Патент США №3.439.542.

9. Патент США №5.880.639.

10. Авт.св. СССР №361605.

11. Патент ФРГ №2551068.

12. Патент ФРГ №2620999.

13. М.Херпи. Аналоговые интегральные схемы. / М.Херпи. - М.: Радио и связь, 1983. - С.185, рис.5.65.

14. Патент США №5.936.568.

15. Патент США №5.497.124.

16. Патент США №3.979.689.

17. Патент США №5.399.991.

18. Патент США №4.618.832.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах). Технический результат заключается в повышении коэффициента ослабления входных синфазных сигналов. Дифференциальный усилитель (ДУ) содержит первый (1) и второй (2) входные транзисторы (Т), в общую эмиттерную цепь которых включен источник опорного тока (3), первое (4), второе (5) и третье (6) токовые зеркала (ТЗ), причем вход первого ТЗ (4) соединен с коллектором второго входного Т (2), вход третьего ТЗ (6) подключен к коллектору первого входного Т (1), выход третьего ТЗ (6) связан со входом второго ТЗ (5), причем выходы первого (4) и второго (5) ТЗ связаны с выходом (7) ДУ. В схему введены первый (8) и второй (9) дополнительные Т, эмиттерно-базовые переходы которых включены параллельно эмиттерно-базовым переходам первого (1) и второго (2) входных Т, коллектор второго дополнительного Т (9) соединен со входом дополнительного ТЗ (10), а коллектор первого дополнительного Т (8) подключен ко входу третьего ТЗ (6) и выходу дополнительного ТЗ (10). 7 ил.

Дифференциальный усилитель с повышенным ослаблением синфазного сигнала, содержащий первый (1) и второй (2) входные транзисторы, в общую эмиттерную цепь которых включен источник опорного тока (3), первое (4), второе (5) и третье (6) токовые зеркала, причем вход первого токового зеркала (4) соединен с коллектором второго входного транзистора (2), вход третьего (6) токового зеркала подключен к коллектору первого входного транзистора (1), выход третьего (6) токового зеркала связан со входом второго токового зеркала (5), причем выходы первого (4) и второго (5) токовых зеркал связаны с выходом (7) дифференциального усилителя, отличающийся тем, что в схему введены первый (8) и второй (9) дополнительные транзисторы, эмиттерно-базовые переходы которых включены параллельно эмиттерно-базовым переходам первого (1) и второго (2) входных транзисторов, коллектор второго дополнительного транзистора (9) соединен со входом дополнительного токового зеркала (10), а коллектор первого (8) дополнительного транзистора подключен ко входу третьего токового зеркала (6) и выходу дополнительного токового зеркала (10).