УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАНАЛА СВЯЗИ Российский патент 2009 года по МПК H04B17/00 

Изобретение относится к электросвязи и может быть использовано для контроля каналов связи с неравномерно изменяющимися уровнями принимаемых сигналов.

Контроль каналов связи с неравномерно изменяющимися уровнями сигналов осуществляется, как правило, путем анализа огибающей аддитивной смеси сигнала и шума. Устройства для такого контроля строятся обычно на основе хронизаторов, компараторов, счетчиков импульсов и элементов вычислительной техники.

Известно устройство для контроля качества канала связи по авторскому свидетельству СССР №836801, кл. Н04К 3/46, 1979 г., содержащее компаратор, хронизатор, три счетчика импульсов, блок деления, блок регистрации, интегратор, элемент ИЛИ, два элемента сравнения и элемент задержки.

Признаками этого аналога, совпадающими с существенными признаками заявляемого устройства, являются компаратор, хронизатор, счетчики импульсов, блок деления, блок регистрации.

Недостатком этого аналога является то, что он не позволяет выявить закономерность группирования ошибок и характеризуется низкой точностью контроля, сложностью и относительно низкой надежностью, обусловленными большим количеством входящих в состав устройства элементов.

Известно также устройство для контроля качества канала связи по авторскому свидетельству СССР №1075424, кл. Н04В 3/46, 1982 г., содержащее компаратор, интегратор, хронизатор, счетчик информационных символов, блоки сравнения и памяти, элемент задержки, счетчик числа символов, первый и второй счетчики ошибок, а также первый и второй блоки деления.

Признаками этого аналога, совпадающими с существенными признаками заявляемого устройства, являются компаратор, хронизатор, счетчики импульсов, блок памяти, блок деления.

Этот аналог характеризуется ограниченными функциональными возможностями, обусловленными тем, что он не позволяет оценить распределение амплитуды огибающей сигнала с выхода канала связи, что необходимо для полного контроля, а также сложностью и относительно низкой надежностью.

Наиболее близким по технической сущности к заявляемому является устройство для контроля канала связи по авторскому свидетельству СССР №1241502, кл. Н04В 17/00, 1985 г., содержащее хронизатор, датчик интервалов анализа, n последовательно включенных аттенюаторов, n+1 компаратор, n+1 счетчик импульсов, n блоков деления, n логарифматоров, последовательно включенные усредняющий сумматор, делитель кода и блок регистрации, в котором вход устройства соединен с входом первого аттенюатора, первый выход хронизатора соединен с управляющими входами компараторов, а второй - с входом датчика интервалов анализа, выход которого соединен с входами считывания счетчиков импульсов и управляющим входом блока регистрации, вход i-го аттенюатора, где i=1, 2, …, n, через i-ый компаратор соединен с сигнальным входом i-го счетчика импульсов, выход n-го аттенюатора через (n+1)-ый компаратор соединен с сигнальным входом (n+1)-го счетчика импульсов, первый и второй входы каждого i-го блока деления соединены с выходами соответственно i-го и (i+1)-го счетчиков импульсов, а выходы - с входом i-го логарифматора, выход которого соединен с i-ым входом усредняющего сумматора. Оно позволяет осуществить обобщенную оценку распределения амплитуды огибающей сигнала с выхода канала связи.

Признаками прототипа, совпадающими с существенными признаками заявляемого изобретения, являются хронизатор, датчик интервалов анализа, n последовательно включенных аттенюаторов, n+1 компаратор, n+1 счетчик импульсов, логарифматоры, делитель кода и блок регистрации.

Недостатком прототипа является то, что он не позволяет иметь полную гистограмму распределения амплитуды огибающей сигнала с выхода канала, является сложным и имеет относительно низкую надежность.

Технической задачей, на решение которой направлено заявляемое устройство, является упрощение, повышение надежности и расширение функциональных возможностей контроля.

Указанный технический результат достигается тем, что в известное устройство для контроля канала связи, содержащее хронизатор, датчик интервалов анализа, n последовательно включенных аттенюаторов, n+1 компаратор, n+1 счетчик импульсов, первый и второй логарифматоры, делитель кода и блок регистрации, в котором вход устройства соединен с входом первого аттенюатора, первый выход хронизатора соединен с управляющими входами компараторов, а второй - с входом датчика интервалов анализа, выход которого соединен с входами считывания счетчиков импульсов и управляющим входом блока регистрации, вход i-го аттенюатора, где i=1, 2, …, n, через i-ый компаратор соединен с сигнальным входом i-го счетчика импульсов, выход n-го аттенюатора через (n+1)-ый компаратор соединен с сигнальным входом (n+1)-го счетчика импульсов, а выход делителя кода соединен с первым сигнальным входом блока регистрации, введен блок вычитания, первый и второй входы которого соединены с выходами соответственно первого и второго логарифматоров, входы которых соединены с выходами соответственно первого и (n+1)-го счетчиков импульсов, при этом вход делителя кода соединен с выходом блока вычитания, а выход j-го счетчика импульсов, где j=1, 2, …, n+1, соединен с (j+1)-ым сигнальным входом блока регистрации.

Совокупность вновь введенного блока вычитания и новых связей не является самостоятельным устройством и не следует явным образом из уровня техники, поэтому предлагаемое устройство для контроля канала связи следует считать новым и имеющим изобретательский уровень.

Сущность изобретения поясняется чертежом, на котором приведена структурная схема заявляемого устройства.

Устройство содержит n аттенюаторов 1.1…1.n, n+1 компаратор 2.1…2.n+1, n+1 счетчик импульсов 3.1…3.n+1, хронизатор 4, датчик 5 интервалов анализа, логарифматоры 6.1 и 6.2, блок 7 вычитания, делитель 8 кода и блок 9 регистрации.

Аттенюаторы 1.1…1.n включены последовательно, при этом вход аттенюатора 1.1 соединен с входом устройства. Входы аттенюаторов 1.1, 1.2, …, 1.n через компараторы соответственно 2.1, 2.2, …, 2.n+1 подключены к сигнальным входам счетчиков 3.1, 3.2,…, 3.n+1 соответственно. Выход аттенюатора l.n через компаратор 2.n+1 подключен к сигнальному входу счетчика 3.n+1. Первый выход хронизатора 4 подключен к управляющим входам компараторов 2.1…2.n+1, а второй - к входу датчика 5, выход которого подключен к входам считывания счетчиков 3.1…3.n+1 и управляющему входу блока 9. Входы логарифматоров 6.1 и 6.2 подключены к выходам счетчиков 3.1 и 3.n+1 соответственно, а выходы - соответственному к первому (прямому) и второму (инверсному) входам блока 7, выход которого через делитель 8 кода подключен к первому сигнальному входу блока 9. Остальные (со второго по (n+1)-ый) сигнальные входы блока 9 подключены к выходам соответствующих счетчиков 3.1…3.n+1.

Устройство работает следующим образом.

Огибающая сигнала с выхода канала связи поступает через вход устройства на вход аттенюатора 1.1 и сигнальный вход компаратора 2.1. Каждый из аттенюаторов 1.1…1.n уменьшает сигнал на К дБ, что эквивалентно увеличению порогового уровня компараторов где относительно порогового уровня компаратора 2.1 на К(-1) дБ.

Хронизатор 4 формирует с определенной частотой импульсы опроса, под действием которых компараторы 2.1…2.n+1 в случае превышения сигналами на их сигнальных входах порогового уровня вырабатывают на своих выходах импульсы, которые, поступая на счетные входы соответствующих счетчиков 3.1…3.n+1, добавляют к их содержимому единицу.

Датчик 5 представляет собой делитель частоты опроса. На его вход со второго выхода хронизатора 4 поступают импульсы опроса с той же частотой, что и на управляющие входы компараторов 2.1…2.n+1. На выходе датчика 5 формируются импульсы с периодом Т, равным заданному времени анализа, которые поступают на входы считывания счетчиков 3.1…3.n+1 и управляющий вход блока 9. С небольшой задержкой, достаточной для считывания информации со счетчиков 3.1…3.n+1 и делителя 8, эти импульсы поступают на входы обнуления счетчиков 3.1…3.n+1 (цепи обнуления на чертеже не показаны).

Поскольку к началу каждого периода Т анализа счетчики 3.1…3.n+1 обнуляются, к концу этого периода содержимое счетчика достигает числа, пропорционального вероятности превышения сигналом эквивалентного порогового уровня компаратора 2.j, при этом коэффициент пропорциональности равен коэффициенту деления датчика 5, то есть отношению времени Т анализа к периоду опроса.

По сигналу управления с выхода датчика 5 содержимое счетчиков 3.1…3.n+1 через сигнальные входы со второго по (n+2)-ой соответственно блока 9 поступает в соответствующие регистры памяти этого блока. Отметим, что зависимость содержимого счетчика 3.j от номера j представляет собой гистограмму распределения огибающей сигнала с выхода контролируемого канала связи в логарифмическом масштабе.

Содержимое N1 и N2 счетчиков 3.1 и 3.n+1, кроме того, поступает на входы логарифматоров 6.1 и 6.2 соответственно. Поступившие на входы логарифматоров 6.1 и 6.2 числа логарифмируются. Результаты логарифмирования и с их выходов поступают на входы блока 7, где формируется их разность равная которая поступает на вход делителя 8. В делителе 8 величина делится на постоянную величин (n·К). Результат деления по сигналу с выхода датчика выхода делителя 8 через первый сигнальный вход блока 9 поступает в соответствующий регистр памяти этого блока. Учитывая пропорциональность чисел N1 и N2 вероятностям P₁ и Р₂ превышения огибающей соответственно минимального и максимального пороговых уровней, можно записать

т.е. параметр Z представляет собой обобщенную оценку распределения амплитуды огибающей сигнала с выхода контролируемого канала.

Таким образом, заявляемое устройство обеспечивает формирование гистограммы распределения огибающей сигнала с выхода канала связи и осуществляет обобщенную оценку этого распределения.

Заявляемое устройство в отличие от прототипа (устройства по авторскому свидетельству СССР №1241502) не содержит блоков деления и усредняющего сумматора. Кроме того, оно содержит в раза меньше логарифматоров. Это существенно упрощает устройство и повышает его надежность по сравнению с прототипом.

Таким образом, техническим результатом, достигаемым в заявляемом устройстве, является упрощение и повышение надежности устройства, а также расширение его функциональных возможностей за счет обеспечения возможности формирования гистограммы распределения огибающей сигнала на выходе канала связи.

Заявляемое устройство достаточно легко реализуемо. Аттенюаторы 1.1…1.n могут быть реализованы на пассивных микросборках. Компараторы 2.1…2.n+1 могут быть реализованы на интегральных микросхемах типа 510СА2. Счетчики 3.1…3.n+1, хронизатор 4, датчик 5, логарифматоры 6.1 и 6.2, блок 7 и делитель 8 могут быть реализованы на основе программируемой логической интегральной схемы типа FLEX фирмы "ALTERA". Блок 9 может быть реализован на основе регистров памяти и цифровых светодиодных индикаторов.

Устройство может найти применение для контроля каналов связи с неравномерно изменяющимися уровнями сигналов.

Изобретение относится к электросвязи и может быть использовано для контроля каналов связи с неравномерно изменяющимися уровнями принимаемых сигналов. Достигаемый технический результат - упрощение, повышение надежности и расширение функциональных возможностей. Устройство содержит хронизатор, датчик интервалов анализа, n последовательно включенных аттенюаторов, n+1 компараторов, n+1 счетчиков импульсов, первый и второй логарифматоры, делитель кода, блок регистрации и блок вычитания. 1 ил.

Устройство для контроля канала связи, содержащее хронизатор, датчик интервалов анализа, n последовательно включенных аттенюаторов, n+1 компараторов, n+1 счетчиков импульсов, первый и второй логарифматоры, делитель кода и блок регистрации, в котором вход устройства соединен со входом первого аттенюатора, первый выход хронизатора соединен с управляющими входами компараторов, а второй - со входом датчика интервалов анализа, выход которого соединен со входами считывания счетчиков импульсов и управляющим входом блока регистрации, вход i-го аттенюатора, где i=1, 2, …, n, через i-й компаратор соединен с сигнальным входом i-го счетчика импульсов, выход n-го аттенюатора через (n+1)-й компаратор соединен с сигнальным входом (п+1)-го счетчика импульсов, а выход делителя кода соединен с первым сигнальным входом блока регистрации, отличающееся тем, что в него введен блок вычитания, первый и второй входы которого соединены с выходами соответственно первого и второго логарифматоров, входы которых соединены с выходами соответственно первого и (n+1)-го счетчиков импульсов, при этом вход делителя кода соединен с выходом блока вычитания, а выход j-го счетчика импульсов, где j=1, 2, …, n+1, соединен с (j+1)-м сигнальным входом блока регистрации.