ДИФФЕРЕНЦИАЛЬНЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ С МАЛЫМ НАПРЯЖЕНИЕМ СМЕЩЕНИЯ НУЛЯ Российский патент 2011 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями ЭДС смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами.

Особое место занимают дифференциальные усилители (ДУ) с местной отрицательной обратной связью, которая обеспечивается резистором, включенным между эмиттерами входных транзисторов ДУ. Такие ДУ используются в быстродействующих операционных усилителях и характеризуются расширенным диапазоном линейной работы. Предлагаемое изобретение относится к данному типу ДУ.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ДУ фиг.1, представленная в патенте США №5365191, которая также присутствует в большом числе других патентов, например [1-13], имеющих в качестве цепи нагрузки входных транзисторов управляемые токовые зеркала [1-6] или неуправляемые токостабилизирующие двухполюсники [7-13].

Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U_см и его температурного дрейфа.

Поставленная задача достигается тем, что в дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы, между эмиттерами которых включен резистор 3 местной отрицательной обратной связи, первый 4 и второй 5 токостабилизирующие двухполюсники, токовое зеркало 6, вход которого соединен с коллектором первого 1 входного транзистора, а выход подключен к коллектору второго 2 входного транзистора и базе входного транзистора 7 выходного эмиттерного повторителя 8, предусмотрены новые элементы и связи - в схему введены первый 9 и второй 10 дополнительные транзисторы, эмиттеры которых связаны с соответствующими первым 4 и вторым 5 токостабилизирующими двухполюсниками, коллектор первого 9 дополнительного транзистора подключен к эмиттеру первого 1 входного транзистора, база первого 9 дополнительного транзистора соединена с цепью смещения потенциалов 11, коллектор второго дополнительного транзистора 10 подключен к эмиттеру второго 2 входного транзистора, а его база связана с эмиттером первого 9 дополнительного транзистора.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

На фиг.3 показаны схемы дифференциального усилителя-прототипа (левая часть) и заявляемого ДУ (правая часть) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.4 приведены температурные зависимости напряжения смещения нуля сравниваемых схем фиг.3 при использовании транзисторов с типовым коэффициентом усиления по току базы β=50, а на чертеже фиг.5 - с малым β=20.

Дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы, между эмиттерами которых включен резистор 3 местной отрицательной обратной связи, первый 4 и второй 5 токостабилизирующие двухполюсники, токовое зеркало 6, вход которого соединен с коллектором первого 1 входного транзистора, а выход подключен к коллектору второго 2 входного транзистора и базе входного транзистора 7 выходного эмиттерного повторителя 8. В схему введены первый 9 и второй 10 дополнительные транзисторы, эмиттеры которых связаны с соответствующими первым 4 и вторым 5 токостабилизирующими двухполюсниками, коллектор первого 9 дополнительного транзистора подключен к эмиттеру первого 1 входного транзистора, база первого 9 дополнительного транзистора соединена с цепью смещения потенциалов 11, коллектор второго 10 дополнительного транзистора подключен к эмиттеру второго 2 входного транзистора, а его база связана с эмиттером первого 9 дополнительного транзистора.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ДУ.

Если токи двухполюсников 4 и 5 равны величине I₀, то токи коллекторов транзисторов 9, 10, 1 и 2:

где I_б.р=I_э.i/β_i - ток базы транзисторов при эмиттерном токе I_э.i=I₀;

β_i - коэффициент усиления по току базы транзисторов.

Входной (I_вх.6) и выходной (I_вых.6) токи токового зеркала 6

где K_i - коэффициент передачи по току подсхемы 6 (К_i=1).

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_БУ - ток базы n-р-n транзистора 7 эмиттерного повторителя 8.

Для получения нулевого значения разностного тока I_p (6) необходимо, чтобы выполнялось условие

Таким образом, в заявляемом устройстве при выполнении условия (7) уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_p в узле «А» создает U_см, зависящее от крутизны S преобразования входного дифференциального напряжения u_вх ДУ в выходной ток узла «А»:

где r_э1=r_э2 сопротивления эмиттерных переходов входных транзисторов 1 и 2 дифференциального каскада 1,

R₃ - сопротивление двухполюсника 3.

Поэтому для схемы фиг.2

где φ_т=26 мВ - температурный потенциал.

В ДУ-прототипе I_p=I_БУ=I_б.р≠0, поэтому здесь систематическая составляющая U_см получается более чем на три порядка больше (U_см=-2,5 мВ), чем в заявляемой схеме (U_см=-1,2 мкВ).

Компьютерное моделирование схем фиг.3 подтверждает (фиг.4, фиг.5) данные теоретические выводы. Несмотря на существенное уменьшение β транзисторов вследствие радиационных воздействий предлагаемый ДУ имеет меньшее напряжение смещения нуля, чем ДУ-прототип (фиг.5).

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США №4636743, fig.1.

2. Патент США №5828242, fig.5.

3. Патент США №5365191, fig.9.

4. Патент США №4636744.

5. Патент США №6281752, fig.5a.

6. Патент США №4783637.

7. Патент США №5734294.

8. Патентная заявка США 2006/0066362.

9. Патент США №5684419.

10. Патент США №4757274, fig.1.

11. Патент США №4721920.

12. Патент США №5184088.

13. Патент США №4575687.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями ЭДС смещения нуля). Технический результат: уменьшение абсолютного значения U_см и его температурного дрейфа. Дифференциальный операционный усилитель содержит первый (1) и второй (2) входные транзисторы (Т), между эмиттерами которых включен резистор (3) местной отрицательной обратной связи, первый (4) и второй (5) токостабилизирующие двухполюсники (ТД), токовое зеркало (6), вход которого соединен с коллектором первого Т (1), а выход подключен к коллектору второго Т (2) и базе входного Т (7) выходного эмиттерного повторителя (8). В схему введены первый (9) и второй (10) дополнительные Т, эмиттеры которых связаны с соответствующими первым ТД (4) и вторым ТД (5), коллектор первого Т (9) подключен к эмиттеру первого Т (1), база первого Т (9) соединена с цепью смещения потенциалов (11), коллектор второго Т (10) подключен к эмиттеру второго Т (2), а его база связана с эмиттером первого Т (9). 5 ил.

Дифференциальный операционный усилитель с малым напряжением смещения нуля, содержащий первый (1) и второй (2) входные транзисторы, между эмиттерами которых включен резистор (3) местной отрицательной обратной связи, первый (4) и второй (5) токостабилизирующие двухполюсники, токовое зеркало (6), вход которого соединен с коллектором первого (1) входного транзистора, а выход подключен к коллектору второго (2) входного транзистора и базе входного транзистора (7) выходного эмиттерного повторителя (8), отличающийся тем, что в схему введены первый (9) и второй (10) дополнительные транзисторы, эмиттеры которых связаны с соответствующими первым (4) и вторым (5) токостабилизирующими двухполюсниками, коллектор первого (9) дополнительного транзистора подключен к эмиттеру первого (1) входного транзистора, база первого (9) дополнительного транзистора соединена с цепью смещения потенциалов (11), коллектор второго (10) дополнительного транзистора подключен к эмиттеру второго (2) входного транзистора, а его база связана с эмиттером первого (9) дополнительного транзистора.