ДИФФЕРЕНЦИАЛЬНЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ С МАЛЫМ НАПРЯЖЕНИЕМ СМЕЩЕНИЯ НУЛЯ Российский патент 2011 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами.

Особое место занимают дифференциальные усилители (ДУ) с местной отрицательной обратной связью, которая обеспечивается резистором, включенным между эмиттерами входных транзисторов ДУ. Такие ДУ используются в быстродействующих операционных усилителях и характеризуются расширенным диапазоном линейной работы. Предлагаемое изобретение относится к данному типу ДУ.

Наиболее близким по технической сущности к заявляемому техническому решению является классическая схема ДУ фиг.1, представленная в патенте США №5365191, fig.9, которая также присутствует в большом числе других патентов, имеющих в качестве цепи нагрузки входных транзисторов управляемые токовые зеркала [1-7].

Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U_см и его температурного дрейфа.

Поставленная задача достигается тем, что в дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы, между эмиттерами которых включен резистор 3 местной отрицательной обратной связи, первый токостабилизирующий двухполюсник 4, связанный с эмиттером первого 1 входного транзистора, второй токостабилизирующий двухполюсник 5, токовое зеркало 6, вход которого связан с коллектором первого 1 входного транзистора, а выход подключен к коллектору второго 2 входного транзистора и базе входного транзистора 7 выходного эмиттерного повторителя, третий токостабилизирующий двухполюсник 8, связанный с выходом устройства 9 и эмиттером транзистора 7 выходного эмиттерного повторителя, предусмотрены новые элементы и связи - в схему введен вспомогательный транзистор 10, коллектор которого подключен к эмиттеру второго 2 входного транзистора, эмиттер соединен со вторым 5 токостабилизирующим двухполюсником, а база связана с цепью смещения потенциалов 11.

Схема усилителя-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения.

Схема фиг.3 соответствует п.1 и п.2 формулы изобретения. На чертежах фиг.4, 5 показаны варианты построения цепи смещения потенциалов 11, соответствующей п.3 (фиг.4) и п.4 (фиг.5) формулы изобретения.

На чертеже фиг.6 показаны схемы дифференциального усилителя - прототипа, а на чертеже фиг.7 - заявляемого ДУ в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На чертеже фиг.8 приведены температурные зависимости напряжения смещения нуля схем фиг.6, 7.

На чертеже фиг.9 приведена схема фиг.1 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», которая сравнивается со схемой заявляемого ДУ фиг.10, соответствующей п.3 формулы изобретения.

На чертеже фиг.11 показана зависимость U_см=f(t°) схем фиг.9 и 10.

Дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы, между эмиттерами которых включен резистор 3 местной отрицательной обратной связи, первый токостабилизирующий двухполюсник 4, связанный с эмиттером первого 1 входного транзистора, второй токостабилизирующий двухполюсник 5, токовое зеркало 6, вход которого связан с коллектором первого 1 входного транзистора, а выход подключен к коллектору второго 2 входного транзистора и базе входного транзистора 7 выходного эмиттерного повторителя, третий токостабилизирующий двухполюсник 8, связанный с выходом устройства 9 и эмиттером транзистора 7 выходного эмиттерного повторителя. В схему введен вспомогательный транзистор 10, коллектор которого подключен к эмиттеру второго 2 входного транзистора, эмиттер соединен со вторым 5 токостабилизирующим двухполюсником, а база связана с цепью смещения потенциалов 11.

В частном случае в схему фиг.2 введены цепи смещения потенциалов 12 и 13, реализуемые на основе различных двухполюсников.

На чертеже фиг.3, имеющем практическую реализацию двухполюсников 4, 5 и 8 на основе вспомогательных транзисторов 14, 15, 16 и резисторов 17, 18, 19, в соответствии с п.2 формулы изобретения, введен транзистор терморадиационной компенсации 20. При этом статический режим транзисторов 14, 15, 16 по цепи базы устанавливается вспомогательным источником питания 21.

На чертеже фиг.4, в соответствии с п.3 формулы изобретения, цепь смещения потенциалов 11 реализована на основе первого дополнительного транзистора 22, причем база первого дополнительного транзистора 22 соединена с эмиттером второго 2 входного транзистора, а его эмиттер является выходом цепи смещения потенциалов 11 и подключен к базе вспомогательного транзистора 10.

На чертеже фиг.5, в соответствии с п.4 формулы изобретения, цепь смещения потенциалов 11 реализована на основе второго 23 дополнительного транзистора, причем база второго 23 дополнительного транзистора соединена с базой второго 2 входного транзистора, а эмиттер является выходом цепи смещения потенциалов 11 и подключен к базе вспомогательного транзистора 10.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ДУ.

Если токи двухполюсников 4, 5 и 8 равны величине 10, то токи коллекторов транзисторов 1, 10 и 2:

где I_б.р=I_э.i/β_i - ток базы n-p-n транзисторов 1, 2, 10, 7 при эмиттерном токе I_э.i=I₀;

β_i - коэффициент усиления по току базы n-p-n транзисторов.

Входной I_вх.6 и выходной I_вых.6 токи токового зеркала 6

где K_i=1 - модуль коэффициента передачи по току токового зеркала 6.

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину и токе двухполюсника 8 I₈=I₀ близка к нулю:

где I_б.7=I_б.р - ток базы n-p-n транзистора 7 выходного эмиттерного повторителя.

Таким образом, в заявляемом устройстве при выполнении условия (6) уменьшается систематическая составляющая U_см. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны (S) преобразования входного дифференциального напряжения u_вх ДУ в выходной ток узла «А»:

где r_э1=r_э2 - сопротивления эмиттерных переходов входных транзисторов 1 и 2,

R₃ - сопротивление двухполюсника 3.

Поэтому для схемы фиг.2

где φ_T=26 мВ - температурный потенциал.

В ДУ-прототипе I_р≠0, поэтому здесь систематическая составляющая U_см получается более чем на порядок больше, чем в заявляемой схеме (фиг.8, 11).

Компьютерное моделирование схем фиг.6, 7, 9, 10 подтверждает (фиг.8, 11) данные теоретические выводы.

Для минимизации U_см при повышенных температурах (t°>80°C) в схеме фиг.3 предусмотрен транзистор 20, который находится в закрытом состоянии. Однако ток через его р-n переход на подложку, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток на подложку через р-n переход транзистора 10. Это существенно уменьшает производную dU_см/dT при t°>80°С (фиг.8).

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Библиографический список

1. Патент США №4636743, fig.1.

2. Патент США №5828242, fig.5.

3. Патент США №5365191, fig.9.

4. Патент США №4636744.

5. Патент США №6281752, fig.5a.

6. Патент США №4783637.

7. Патент США №4757275, fig.2.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля). Технический результат: уменьшение абсолютного значения U_СМ и его температурного дрейфа. Дифференциальный операционный усилитель с малым напряжением смещения нуля содержит первый (1) и второй (2) входные транзисторы, между эмиттерами которых включен резистор (3) местной отрицательной обратной связи, первый токостабилизирующий двухполюсник (ТД) (4), связанный с эмиттером первого Т (1), второй ТД (5), токовое зеркало (6), вход которого связан с коллектором первого Т (1), а выход подключен к коллектору второго Т (2) и базе входного Т (7) выходного эмиттерного повторителя, третий ТД (8), связанный с выходом устройства (9) и эмиттером Т (7). В схему введен вспомогательный Т (10), коллектор которого подключен к эмиттеру второго Т (2), эмиттер соединен со вторым ТД (5), а база связана с цепью смещения потенциалов (11). 3 з.п. ф-лы, 11 ил.

1. Дифференциальный операционный усилитель с малым напряжением смещения нуля, содержащий первый (1) и второй (2) входные транзисторы, между эмиттерами которых включен резистор (3) местной отрицательной обратной связи, первый токостабилизирующий двухполюсник (4), связанный с эмиттером первого (1) входного транзистора, второй токостабилизирующий двухполюсник (5), токовое зеркало (6), вход которого связан с коллектором первого (1) входного транзистора, а выход подключен к коллектору второго (2) входного транзистора и базе входного транзистора (7) выходного эмиттерного повторителя, третий токостабилизирующий двухполюсник (8), связанный с выходом устройства (9) и эмиттером транзистора (7) выходного эмиттерного повторителя, отличающийся тем, что в схему введен вспомогательный транзистор (10), коллектор которого подключен к эмиттеру второго (2) входного транзистора, эмиттер соединен со вторым (5) токостабилизирующим двухполюсником, а база связана с цепью смещения потенциалов (11).

2. Устройство по п.1, отличающееся тем, что в схему введен транзистор терморадиационной компенсации (20), коллектор которого соединен с эмиттером первого (1) входного транзистора, а объединенные эмиттер и база связаны с цепью смещения потенциалов (11).

3. Устройство по п.1, отличающееся тем, что цепь смещения потенциалов (11) реализована на основе первого дополнительного транзистора (22), причем база первого дополнительного транзистора (22) соединена с эмиттером второго (2) входного транзистора, а его эмиттер является выходом цепи смещения потенциалов (11) и подключен к базе вспомогательного транзистора (10).

4. Устройство по п.1, отличающееся тем, что цепь смещения потенциалов (11) реализована на основе второго (23) дополнительного транзистора, причем база второго (23) дополнительного транзистора соединена с базой второго (2) входного транзистора, а эмиттер является выходом цепи смещения потенциалов (11) и подключен к базе вспомогательного транзистора (10).