СПОСОБ И УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ПРИНИМАЕМОГО СИГНАЛА В СИСТЕМЕ СВЯЗИ Российский патент 2011 года по МПК H04B1/707 

Область техники, к которой относится изобретение

Настоящее изобретение относится к передаче данных. Более конкретно, настоящее изобретение относится к способу и устройству для эффективной обработки принимаемого сигнала в системе связи.

Уровень техники

В типичной цифровой системе связи данные обрабатываются в передающем устройстве, модулируются, согласуются и передаются в приемное устройство. Обработка данных может включать в себя, например, форматирование данных с преобразованием их в некоторый конкретный формат кадра, кодирование форматированных данных для обеспечения обнаружения и исправления ошибок в приемном устройстве, разделение кодированных данных по каналам (т.е. маскирование), расширение данных, разделенных по каналам, в пределах системы, ширины полосы и т.п. Как правило, обработка данных определяется, в частности, реализуемой системой или реализуемым стандартом.

В приемном устройстве происходит прием, согласование, демодуляция и цифровая обработка принимаемого сигнала для восстановления переданных данных. Обработка в приемном устройстве является дополняющей по отношению к той, которая проведена в передающем устройстве, и может включать в себя, например, сжатие принимаемых выборок, демаскирование сжатых выборок для формирования демаскированных символов, декодирование демаскированных символов, и т.п. Вследствие многолучевого распространения и других явлений передаваемый сигнал может достигать приемного устройства по многочисленным каналам сигнала. Для обеспечения улучшенной рабочей характеристики приемное устройство в типичном случае выполнено с возможностью обработки многочисленных (и имеющих самый высокий уровень (наиболее резко выраженных)) копий принимаемого сигнала.

Для проведения требуемой обработки сигнала некоторые обычные приемные устройства выполнены с некоторым количеством элементов для обработки, каждый из которых специально разработан и выделен для выполнения некоторой конкретной функции. Например, приемное устройство может быть оснащено элементом искателя и некоторым количеством элементов для обработки данных. Элемент искателя осуществляет поиск принимаемого сигнала с целью определения сильных (резко выраженных) копий сигнала и для обработки конкретных копий сигнала, имеющих достаточный уровень сигнала, предоставляются элементы для обработки данных. Реализация многочисленных параллельных элементов для обработки приводит к увеличению сложности и стоимости схем. Элементы для обработки в типичном случае имеют фиксированные конструкции и в них, как правило, не предусмотрена возможность программирования (т.е. обработки принимаемого сигнала с применением разных наборов значений параметров для выполнения, например, обработки с использованием пилот-сигнала, поисков сигнала и демодуляции данных). Более того, количество копий сигнала, которые можно обработать, ограничено количеством реализуемых элементов для обработки.

Для уменьшения сложности некоторые другие приемные устройства оснащены некоторым количеством параллельных блоков для предварительной обработки, подключенных к процессору общего канала передачи данных. Каждый блок предварительной обработки выполняет частичную обработку (например, сжатие и маскирование) выделенной копии сигнала. Затем процессор общего канала передачи данных проводит остальную обработку (например, демодуляцию пилот-сигналом, вычисление энергии и т.д.) частично обработанных данных. И опять, ограниченное количество копий сигнала, которые можно обработать, определяют на основании количества реализуемых блоков предварительной обработки, а программирование, как правило, не предусматривается.

Применительно к терминалу пользователя нужно отметить, что способность обрабатывать многочисленные копии принимаемого сигнала может обеспечить улучшенную рабочую характеристику. Применительно к базовой станции нужно отметить, что в типичном случае многочисленным пользователям требуется одновременная обработка многочисленных копий сигнала, что дополнительно обосновывает необходимость эффективных способов обработки сигналов. Способность обрабатывать сигналы для многочисленных пользователей с помощью малого количества элементов для обработки сигналов экономически и технически желательна по многим причинам, например, таким как повышенная плотность компоновки плат, меньшее количество компонентов, сниженные затраты и т.п. Возможность программирования в элементах для обработки сигналов также желательна в системах связи, которые могут передавать данные, используя различные значения параметров (например, различные коды разделения по каналам, имеющие разную длину), в зависимости от различных факторов, например, таких как скорость передачи данных.

Как можно заметить, способы, которые могут обеспечить эффективную обработку принимаемого сигнала в системе связи, весьма желательны.

Сущность изобретения

В настоящем изобретении предложена изящная конструкция демодулятора, имеющая многочисленные преимущества над обычными конструкциями. В соответствии с некоторыми аспектами изобретения предложен блок обработки данных для проведения многих сопровождаемых интенсивными вычислениями операций и предложен контроллер для решения остальных задач, необходимых для обработки (например, демодуляции) принимаемого сигнала. Эта архитектура обеспечивает контроллеру возможность управлять обработкой многих копий сигнала и поддерживать многих пользователей одновременно. В некоторых конструкциях можно предусмотреть микроконтроллер для осуществления «микроуправления» блоком обработки данных и освобождения контроллера от некоторых обязанностей по управлению, связанных с установлением последовательности выполнения команд низкого уровня (упорядочения на низком уровне) блока обработки данных. Эти различные признаки позволяют разработать упрощенную конструкцию, обладающую улучшенной рабочей характеристикой по сравнению с обычными конструкциями.

Блок обработки данных и контроллер могут быть выполнены с возможностью работы с сигналами синхронизации обработки, которые могут быть асинхронными по отношению к частоте следования принимаемых выборок и в типичном случае поступают значительно чаще упомянутых выборок. Более частое поступление сигналов синхронизации обеспечивает обработку большего количества копий принимаемого сигнала без дополнительного увеличения сложности схем, а также обеспечивает увеличение производительности обработки пропорционально частоте сигналов синхронизации. Блок обработки данных также может быть выполнен с обеспечением возможности обработки данных на основании программируемых значений параметров, что обеспечивает повышенную гибкость и расширенные функциональные возможности. Например, программируемыми могут быть сделаны интервал времени поиска, коды разделения по каналам (например, коды Уолша), временной сдвиг и другие параметры. Блок обработки данных также может быть выполнен с возможностью объединения элементов для обработки с целью уменьшения сложности и стоимости схем.

В одном варианте осуществления изобретения предложено приемное устройство для использования либо в терминале пользователя, либо на базовой станции системы радиосвязи (например, системы множественного доступа с кодовым разделением каналов (системы CDMA (МДКР))). Приемное устройство включает в себя первый буфер, подключенный к блоку обработки данных. Этот первый буфер получает и сохраняет выборки в цифровой форме и передаваемые с некоторой конкретной частотой следования выборок (а также может хранить псевдослучайные выборки (PN выборки), используемые для сжатия цифровых выборок). Блок обработки данных извлекает сегменты цифровых выборок из первого буфера и обрабатывает выбранные сегменты с помощью некоторого конкретного набора значений параметров. Работа блока обработки данных основана на сигналах синхронизации обработки, имеющих частоту, которая выше (например, в десять и более раз выше) частоты следования элементарных посылок. Многочисленные копии принимаемого сигнала можно обрабатывать, извлекая и обрабатывая многочисленные сегменты цифровых выборок из первого буфера.

В типичном случае приемное устройство также включает в себя приемник и контроллер. Приемник принимает и обрабатывает передаваемый сигнал для выдачи цифровых выборок. Контроллер распределяет задачи для блока обработки данных и обрабатывает информацию сигнализации, поступающую из блока обработки данных.

Блок обработки данных может быть выполнен таким образом, что будет включать в себя коррелятор, блок демодуляции и объединения символов, первый накапливающий сумматор и второй буфер или некоторую их совокупность. Коррелятор сжимает выбранные сегменты цифровых выборок с помощью соответствующих сегментов псевдослучайных (PN) сжимающих последовательностей для получения коррелированных выборок. Блок демодуляции и объединения символов принимает и дополнительно обрабатывает коррелированные выборки для получения обработанных символов. Второй буфер сохраняет обработанные символы и может быть выполнен с возможностью обращенного перемежения обработанных символов. Имея такую конструкцию, второй буфер может быть разделен на две и более секций, при этом в одной секции будут храниться обработанные символы для текущего пакета, а в еще одной секции будут храниться обработанные символы для предыдущего обработанного пакета. Символы для текущего пакета могут обрабатываться в то время, когда символы для предыдущего пакета выдаются в элемент для последующей обработки сигнала.

Коррелятор может быть выполнен таким образом, что будет включать в себя блок сжатия, второй накапливающий сумматор (выборок) и интерполятор или некоторую их совокупность. Блок сжатия включает в себя группу из К блоков умножения, которые одновременно сжимают группы, содержащие до К комплексных цифровых выборок. Накапливающий сумматор выборок включает в себя группу из К сумматоров, подключенных к группе из К блоков умножения, причем каждый сумматор получает и объединяет выборки из соответствующей группы блоков умножения. Интерполятор получает и интерполирует сжатые выборки для формирования интерполированных выборок.

Блок демодуляции и объединения символов может быть выполнен таким образом, что будет включать в себя демаскирующий элемент, блок демодуляции пилот-сигналом и третий накапливающий сумматор (символов) или некоторую их совокупность. Демаскирующий элемент принимает коррелированные выборки и демаскирует их с помощью одного или нескольких каналообразующих кодов для получения демаскированных символов. Коды разделения по каналам могут быть кодами Уолша, имеющими длину, которая является программируемой и определяется значениями параметров. Блок демодуляции пилот-сигналом демодулирует демаскированные символы с помощью символов пилот-сигнала для получения демодулированных символов. А накапливающий сумматор символов суммирует с накоплением демодулированные символы из многочисленных копий сигнала для получения обработанных символов.

Демаскирующий элемент может быть реализован в виде элемента быстрого преобразования Адамара (FHT (БПА)), имеющего L каскадов, и может быть выполнен таким образом, что будет выбирать и обрабатывать синфазные и квадратурные коррелированные выборки на протяжении чередующихся циклов синхронизации. Элемент БПА может быть выполнен с возможностью демаскирования с помощью одного или нескольких символов Уолша, имеющих (программируемую) длину 1, 2, 4, 8, 16, 32, 64 или 128 или какую-нибудь другую длину.

Первый накапливающий сумматор получает и обрабатывает коррелированные выборки для выдачи накопленных результатов. Первый накапливающий сумматор может быть выполнен с возможностью суммирования с накоплением коррелированных выборок на протяжении некоторого программируемого промежутка времени для получения оценок пилот-сигнала. Первый накапливающий сумматор может включать в себя некоторое количество суммирующих с накоплением элементов, причем каждый суммирующий с накоплением элемент предназначен для получения контрольной оценки сигнала при некотором конкретном временном сдвиге.

Частота следования выборок может быть асинхронной по отношению к сигналу синхронизации обработки. В таком случае контроллер может быть выполнен с возможностью реализации контура синхронизации с задержкой, который отслеживает частоту следования элементарных посылок цифровых выборок, и выдает значение сброса, которое используется для формирования сигнала, впоследствии используемого для записи пакетов цифровых выборок, в первый буфер, начиная с предназначенных для этого ячеек.

Контроллер может быть выполнен с возможностью поддержания синхронизации конечного автомата для каждой обрабатываемой копии сигнала. Синхронизацию каждого конечного автомата можно поддерживать с использованием «зашитых» программ процессора цифровых сигналов (DSP), и он может включать в себя контур слежения за временем, используемый для (1) слежения за продвижением обрабатываемой копии сигнала и (2) формирования временного сдвига, соответствующего копии сигнала. Этот временной сдвиг можно использовать для того, чтобы извлечь из первого буфера надлежащий сегмент выборок для обработки. Контроллер также может принимать тактирующий сигнал, который может использоваться для инициирования обработки сегментов выборок. Этот тактирующий сигнал можно генерировать на основе значения сравнения, выдаваемого контроллером.

Приемное устройство также может включать в себя микроконтроллер, который получает задачи, поставленные контроллером, и генерирует группу управляющих сигналов для руководства работой элементов в приемном устройстве. Микроконтроллер может задавать конечный автомат задачи для каждой обрабатываемой задачи и может включать в себя контроллер установления последовательности, который принимает один или несколько сигналов индикаторов и поставленные задачи и генерирует группу управляющих сигналов.

В другом варианте осуществления изобретения предложен способ обработки принимаемого сигнала в системе радиосвязи. В соответствии с этим способом, передаваемый сигнал принимают, обрабатывают и преобразуют в цифровую форму для получения цифровых выборок, при некоторой конкретной частоте следования выборок. Затем выборки в цифровой форме, буферизуют в первом буфере, а сегменты цифровых выборок, извлекают из первого буфера и обрабатывают, используя первый конкретный набор значений параметров, некоторые из которых могут быть программируемыми. Обработку проводят на основании сигнала синхронизации обработки, имеющего частоту, которая выше частоты следования выборок.

Обработка может включать в себя некоторую совокупность последовательно осуществляемых (1) сжатия извлеченных выбранных сегментов цифровых выборок с помощью соответствующих сегментов псевдослучайных сжимающих последовательностей для получения коррелированных выборок, (2) демаскирования коррелированных выборок с помощью одного или нескольких каналообразующих кодов для получения демаскированных символов, (3) демодуляции демаскированных символов с помощью символов пилот-сигнала для получения демодулированных символов и (4) суммирования с накоплением демодулированных символов из многочисленных копий сигнала для получения обработанных символов.

Краткое описание чертежей

Признаки, характерные особенности и преимущества настоящего изобретения станут более очевидными после рассмотрения подробного описания, приводимого ниже со ссылками на чертежи, на которых одинаковые позиции обозначают одинаковые элементы на всех чертежах, и при этом:

на фиг.1 представлена упрощенная блок-схема системы связи;

на фиг.2 представлена блок-схема конкретного варианта осуществления приемного устройства, предназначенного для приема и обработки модулированного сигнала;

на фиг.3 представлена диаграмма формата кадра данных для передачи по прямой линии связи в соответствии с системой множественного доступа с кодовым разделением каналов (CDMA (МДКР)) с высокой скоростью передачи данных (HDR (ВСПД)) (системой МДКР ВСПД);

на фиг.4 представлена блок-схема варианта осуществления блока обработки принимаемых данных, который может быть использован для обработки передачи данных по прямой линии связи в системе МДКР ВСПД;

на фиг.5 представлена блок-схема конкретного варианта осуществления блока обработки данных согласно изобретению;

на фиг.6А и 6В представлены диаграммы, иллюстрирующие запись выборок данных в буфер и считывание выборок данных из буфера, а также запись псевдослучайных выборок в буфер и считывание псевдослучайных выборок из буфера соответственно;

на фиг.6С представлена блок-схема конкретного варианта осуществления буферизации данных для конструкции приемного устройства, показанной на фиг.2 и 5;

на фиг.7А представлена блок-схема конкретного варианта осуществления коррелятора в блоке обработки данных, показанном на фиг.5;

на фиг.7В представлена блок-схема конкретного варианта осуществления блока умножения, который может выполнять комплексное сжатие;

на фиг.7С представлена диаграмма, которая иллюстрирует линейную интерполяцию;

на фиг.7D представлена блок-схема конкретного варианта осуществления интерполятора;

на фиг.8А представлена блок-схема конкретного варианта осуществления блока демодуляции и объединения символов в блоке обработки данных, показанном на фиг.5;

на фиг.8В представлена блок-схема конкретного варианта осуществления элемента быстрого преобразования Адамара (БПА);

на фиг.8С представлена блок-схема конкретного варианта осуществления блока демодуляции пилот-сигналом;

на фиг.9 представлена блок-схема конкретного варианта осуществления накапливающего сумматора для обработки данных трафика, опорного пилот-сигнала и других данных сигнализации;

на фиг.10 представлена блок-схема конкретного варианта осуществления микроконтроллера, который может быть использован для управления работой элементов приемного устройства, и

на фиг.11А и 11В представлены временные диаграммы обработки выборок данных блоком обработки данных при временных сдвигах, равных нулю и 1,5, соответственно.

Подробное описание конкретных вариантов осуществления

На фиг.1 представлена упрощенная блок-схема варианта осуществления обработки сигналов при передаче сигналов в системе 100 связи. В передающем устройстве 110 данные посылаются, как правило, в виде пакетов из источника 112 данных в блок обработки 114 передаваемых (TX) данных, который форматирует, кодирует и обрабатывает эти данные для формирования сигналов основной полосы частот. Затем сигналы основной полосы частот подаются в передатчик (TMTR) 116, подвергаются квадратурной модуляции, фильтрации, усилению и преобразованию с повышением частоты для формирования модулированного сигнала, который передается через антенну 118 в один или несколько приемных устройств.

В приемном устройстве 130 происходит прием передаваемого сигнала с помощью антенны 132 и выдача его в приемник (RCVR) 134. В приемнике 134 принимаемый сигнал усиливается, фильтруется, подвергается преобразованию с понижением частоты, квадратурной демодуляции с переводом в основную полосу частот, а также преобразованию в цифровую форму для получения синфазной (I) и квадратурной (Q) выборок. Эти выборки выдаются в блок обработки 136 принимаемых (RX) данных, где декодируются и обрабатываются для восстановления переданных данных. Декодирование и обработка в приемном устройстве 130 осуществляются способом, который является дополняющим по отношению к кодированию и обработке, проведенным в передающем устройстве 110. Затем восстановленные данные выдаются в приемник 138 данных.

Вышеописанная обработка сигналов поддерживает передачи пакетных данных, сообщений, видеоинформации, речевой информации, а также связь, обуславливающую другие типы передачи, в одном направлении. Однако обработка сигнала, проходящего в другом направлении, не показана на фиг.1 лишь для упрощения изображения.

Система 100 связи может быть системой множественного доступа с кодовым разделением каналов (МДКР), которая поддерживает передачу речевой информации и данных между пользователями по наземной линии связи. Использование методов MДКР в системе связи множественного доступа описано в патенте США № 4901307 под названием “SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS” («Система связи множественного доступа с расширенным спектром сигналов, в которой используются спутниковые или наземные ретрансляторы»), в патенте США № 5103459 под названием “SYSTEM AND METHOD FOR GENERATING WAVEFORMS IN A CDMA CELLULAR TELEPHONE SYSTEM” («Система и способ формирования сигналов в телефонной сотовой системе МДКР»). Еще одна специальная система МДКР описана в патенте США № 6574211 под названием “METHOD AND APPARATUS FOR HIGH RATE PACKED DATA TRANSMISSION” («Способ и устройство для высокоскоростной передачи пакетированных данных»), заявка на который подана 3 ноября 1997 г.

Системы МДКР обычно выполнены с обеспечением соответствия одному или более таких стандартов, как “TIA/EIA/IS-95-A Mobile Station-Base Station Compatibility Standard for Dual-Mode Wideband Spread Spectrum Cellular System” (Версия А Временного стандарта 1995 г., выпущенная под эгидой Ассоциации электронной промышленности и Ассоциации предприятий связи США под названием «Стандарт совместимости подвижных станций и базовых станций для двухрежимной широкополосной сотовой системы передачи сигналов с расширенным спектром») (в нижеследующем тексте именуется стандартом IS-95-А), “TIA/EIA/IS-98 Recommended Minimum Standard for Dual-Mode Wideband Spread Spectrum Cellular System” (Временный стандарт 1998 г., выпущенный под эгидой Ассоциации электронной промышленности и Ассоциации предприятий связи США под названием «Рекомендуемый стандарт минимальных требований к подвижной станции двухрежимной широкополосной сотовой системы передачи сигналов с расширенным спектром») (в нижеследующем тексте именуется стандартом IS-98), стандарт, предложенный консорциумом под названием “3^rd Generation Partnership Project” (3GPP) («Проект сотрудничества в создании средств связи 3-го поколения» (ПСвСС3П)), см. документы №№ 3G TS 25.211, 3G TS 25.212, 3G TS 25.213 и 3G TS 25.214 (в нижеследующем тексте именуется стандартом широкополосного множественного доступа с кодовым разделением каналов (W-CDMA (Ш-МДКР)), и “TR-45.5 Physical Layer Standard for cdma2000 Spread Spectrum Systems” (версия TR-45.5 «Стандарта физического уровня для систем с расширенным спектром формата cdma2000) (в нижеследующем тексте именуется стандартом CDMA-2000). Следует учесть, что непрерывно разрабатываются и предлагаются к применению новые стандарты МДКР. Эти стандарты МДКР упоминаются в данном описании для справок.

На фиг.2 представлена блок схема конкретного варианта осуществления приемного устройства 200, пригодного для приема и обработки модулированного сигнала. Приемное устройство 200 представляет собой конкретный вариант осуществления приемного устройства 130, показанного на фиг.1. Модулированный сигнал принимается с помощью антенны 212 и выдается в блок 214 предварительной обработки. В блоке предварительной обработки принимаемый сигнал усиливается, фильтруется, подвергается преобразованию с понижением частоты и квадратурной демодуляции для получения сигналов основной полосы частот. Затем сигналы основной полосы частот преобразуются в цифровую форму одним или несколькими аналого-цифровыми преобразователями (ADP (АЦП)) с помощью сигнала синхронизации выборок, (SCLK (СВЫБ)) для формирования синфазных (I_ADC) и квадратурных (Q_ADC) выборок, которые выдаются в схему 222 интерфейса данных. Блок 214 предварительной обработки и аналого-цифровые преобразователи 216 могут быть реализованы в приемнике 134, показанном на фиг.1.

В зависимости от конкретной конструкции приемного устройства 200, аналого-цифровые преобразователи 216 могут выдавать I_ADC и Q_ADC выборки с высокой частотой следования выборок и в соответствии с сигналами, получаемыми с одной или нескольких антенн. Схема 222 интерфейса данных может децимировать (т.е. удалять) ненужные выборки, а также располагать (т.е. сортировать) выборки, соответствующие каждой антенне, и собирать выборки в слова, подходящие для эффективного хранения их в буфере 224. В одном конкретном варианте осуществления, каждое слово содержит 32 бита данных, а каждая I_ADC и Q_ADC выборка содержит 4 бита данных, при этом в каждое слово помещаются четыре пары I_ADC и Q_ADC выборок. Можно также использовать слова другой ширины (например, имеющие ширину 16 бит, 64 бита, 128 бит и т.п.), что также находится в рамках объема притязаний изобретения. Когда имеется слово для хранения, генератор 220 адресов генерирует адрес записи данных, DW_ADDR (АДР_ЗД), и в ячейку буфера 224, указываемую генерируемым адресом, записывается слово.

Затем блок 230 обработки данных извлекает выборки из буфера 224, обрабатывает извлеченные выборки под руководством контроллера 240 и выдает обработанные символы в блок 234 буферизации и обращенного перемежения. Блок 230 обработки данных может последовательно извлекать символы из блока 234 буферизации и обращенного перемежения и суммировать с накоплением символы из многочисленных копий сигнала для получения накопленных символов, которые затем выдаются обратно в блок 234 буферизации и обращенного перемежения. Когда имеется демодулированный символ, подлежащий извлечению из блока 234 буферизации и обращенного перемежения, генератор 236 адресов генерирует адрес считывания данных, SR_ADDR (АДР_СД), который используется для выдачи символа в декодер 260. Блок 230 обработки данных может также выдавать обработанные данные сигнализации непосредственно в контроллер 240. Декодер 260 декодирует демодулированные символы в соответствии с алгоритмом декодирования, который является дополняющим относительно алгоритма кодирования, используемого в передающем устройстве, и выдает декодированные данные в приемник 262 данных.

Блок 230 обработки данных в типичном случае включает в себя коррелятор, накапливающий сумматор, блок демодуляции (умножения) и объединения символов, или некоторую их совокупность, в зависимости от конкретной конструкции блока обработки данных. Блок 230 обработки данных выполняет многие из функций, необходимых для демодуляции принимаемых выборок. Блок обработки данных может быть выполнен с возможностью выдачи демодулированных сигналов непосредственно в декодер 260 с целью декодирования, а обработанных данных сигнализации - в контроллер 240 для дополнительной обработки. Такие обработанные данные сигнализации могут включать в себя, например, накопленные суммы символов опорного пилот-сигнала и управления скоростью передачи данных (DRC (УСПД)) для обработки сигналов обратной линии связи, а также символы управления мощностью для обработки сигналов прямой линии связи.

Контроллер 240 может быть предназначен для выполнения различных функций, например, таких как фильтрация пилот-сигнала, обнаружение синхронизации отводов многоотводного приемника (кейк-приемника), слежение за временем для каждой обрабатываемой копии сигнала, поддержание временного сдвига отводов многоотводного приемника, слежение за частотой (в случае прямой линии связи при обработке удаленным терминалом) или некоторой их совокупности. Контроллер 240 также руководит работой блока 230 обработки данных и блока 234 буферизации и обращенного перемежения, обеспечивая выполнение ими требуемых функций.

В некоторых конструкциях предусмотрен микроконтроллер 232, который руководит работой блока 230 обработки данных. В таких конструкциях микроконтроллер 232 получает директивы или команды из контроллера 240 для решения конкретных задач (например, для осуществления корреляции применительно к одному или нескольким предназначенным для этого отводам многоотводного приемника). Кроме того, микроконтроллер 232 руководит работой блока 230 обработки данных и других блоков (например, буфера 224, блока 234 буферизации и обращенного перемежения), обеспечивая решение ими соответствующих задач. Микроконтроллер 232 может уменьшить объем контроля, требуемый контроллером 240, а также объем взаимодействия между контроллером 240 и другими элементами. Таким образом, микроконтроллер 232 может освободить контроллер 240 от выполнения некоторых функций и обеспечить поддержку им дополнительных каналов и/или пользователей.

Для конструкции, показанной на фиг.2, количество пользователей, которые могут быть поддержаны, в общем случае возрастает пропорционально частотам сигналов синхронизации, выдаваемых в блок 230 обработки данных и контроллер 240. Эти две разновидности сигналов синхронизации независимы, и в зависимости от их конкретных частот один из сигналов синхронизации в типичном случае ограничивает количество копий сигнала и пользователей, которые можно поддерживать.

Генератор 218 сигналов синхронизации генерирует сигналы SCLK синхронизации выборок для аналого-цифровых преобразователей 216 и другие сигналы синхронизации для других элементов приемного устройства 200. В одном конкретном варианте осуществления генератор 218 сигналов синхронизации включает в себя независимый источник сигналов синхронизации, который генерирует главный сигнал синхронизации, и один или несколько счетчиков сигналов синхронизации в реальном масштабе времени (и/или схему фазовой автоподстройки частоты), которые генерируют другие сигналы синхронизации, используемые элементами, находящимися в приемном устройстве 200. Независимый источник сигналов синхронизации может быть реализован в виде кварцевого генератора, управляемого напряжением, или генератора какого-либо иного типа. Счетчики сигналов синхронизации в реальном масштабе времени срабатывают по главному сигналу синхронизации и генерируют сигналы синхронизации на более низких частотах, но являющиеся синхронными с главным сигналом синхронизации. Такие сигналы синхронизации включают в себя сигнал SCLK синхронизации выборок для аналого-цифровых преобразователей, сигнал PCLK (СИНПРД) синхронизации для блока обработки данных, сигналы синхронизации для генераторов 220 и 236 адресов и т.п. В одном конкретном варианте осуществления сигнал SCLK синхронизации выборок получается из главного сигнала синхронизации и имеет частоту, которая близка к частоте следования элементарных посылок принимаемого сигнала (но не обязательно подвергнута фазовой автоподстройке на эту частоту).

В одном конкретном варианте осуществления генератор 220 адресов включает в себя генератор адресов записи данных, который генерирует адрес записи данных, DW_ADDR, и генератор адресов считывания данных, который генерирует адрес считывания данных, DS_ADDR. Генератор 220 адресов может дополнительно включать в себя генераторы адресов для других данных (псевдослучайных последовательностей), которые могут храниться в буфере 224. В одном конкретном варианте осуществления генератор 236 адресов включает в себя генератор адресов записи символов, который генерирует адрес записи символа, SW_ADDRESS (АДРЕС_ЗС), и генератор адресов считывания символов, который генерирует адрес считывания символа, SR_ADDRESS (АДРЕС_СС). Генераторы 220 и 236 адресов подробнее описаны ниже.

Теперь будет приведено более подробное описание реализации и работы приемного устройства 200.

В соответствии с изобретением разработаны блок 230 обработки данных и контроллер 240, обладающие совокупностью признаков, которая обеспечивает улучшенную рабочую характеристику и повышенную эффективность по сравнению с обычными блоками для обработки данных. Некоторые из этих признаков кратко описаны ниже.

Во-первых, блок 230 обработки данных выполняет многие требующие интенсивных вычислений операции и поэтому обеспечивает контроллеру 240 возможность поддержки многих пользователей одновременно. Блок 230 обработки данных может быть выполнен с возможностью проведения требуемой обработки принимаемых данных и выдачи демодулированных символов непосредственно в декодер 260. Таким образом, контроллер 240 может быть освобожден от интенсивной обработки данных (например, от вычисления скалярных произведений), необходимость выполнения которой в обычных конструкциях, как правило, приравнивается к необходимости иметь более сложный контроллер и традиционно мешает такому контроллеру одновременно поддерживать значительное количество пользователей или обрабатывать значительное количество копий сигнала. Кроме того, микроконтроллер 232 может быть выполнен с возможностью осуществления «микро-управления» блоком 230 обработки данных и освобождения контроллера 240 от некоторых «суетных» обязанностей по управлению.

Во-вторых, и блок 230 обработки данных, и контроллер 240 могут срабатывать по сигналу синхронизации, который может быть асинхронным относительно частоты следования выборок, с которой поступают выборки, хранящиеся в буфере 224, и может поступать значительно чаще них. Например, частота следования выборок может быть выбрана вдвое превышающей частоту следования элементарных посылок принимаемого сигнала (т.е. f_SAM = 2,4 миллиона выборок в секунду), а сигнал PCLK синхронизации может быть выбран имеющим частоту, которая более чем на порядок превышает величину частоты выборок (например, f_PCLK = 50 МГц). Если блок 230 обработки данных и контроллер 240 используются для терминала пользователя, то чаще идущие сигналы синхронизации обеспечивают обработку большего количества копий принимаемого сигнала. В этом случае блок 230 обработки данных и контроллер 240 можно использовать для реализации и поддержки большего количества отводов многоотводного приемника без дополнительного усложнения схем. А если блок 230 обработки данных и контроллер 240 используются на базовой станции, то чаще идущие сигналы синхронизации обеспечивают обработку принимаемых сигналов от большего количества пользователей и/или обработку большего количества копий принимаемых сигналов.

В третьих, и блок 230 обработки данных, и контроллер 240 могут быть выполнены с обеспечением возможности обработки данных на основании программируемых значений параметров. Например, контроллер 240 может выбирать то количество выборок, которое накоплено во время операции поиска, и выдавать это количество в блок 230 обработки данных. В качестве еще одного примера отметим, что блоку 230 обработки данных можно придать конфигурацию, обеспечивающую демаскирование выборок с помощью одного или нескольких каналообразующих кодов, имеющих программируемую длину. В отличие от этого обычные конструкции принимающих устройств, как правило, включают в себя специализированные элементы аппаратного обеспечения, которые решают специальный набор задач при незначительном уровне программируемости или при отсутствии таковой. Признак программируемости согласно изобретению может обеспечить улучшенную рабочую характеристику по сравнению с обычными конструкциями.

В четвертых, блок 230 обработки данных и контроллер 240 могут быть выполнены таким образом, что имеющиеся в них средства обработки обеспечат меньшую сложность схем и меньшие затраты. Каждый из блока 230 обработки данных и контроллера 240 в типичном случае включает в себя группу элементов для обработки, которая выполняет различные необходимые функции (например, сжатие, демаскирование, суммирование с накоплением и демодуляцию пилот-сигналом - в случае блока 230 обработки данных, и демаскирование с помощью пилот-сигнала и слежение за временем - в случае контроллера 240). В решении некоторой конкретной задачи на сегменте выборок участвуют только те элементы для обработки, которые необходимы для решения этой задачи, а остальные элементы могут быть отключены или переведены в режим резервирования. Для дополнительного улучшения рабочей характеристики элементы для обработки, находящиеся как в блоке 230 обработки данных, так и в контроллере 240, как правило, не дублируются, за исключением случаев, когда желательна параллельная обработка. В отличие от этого конструкции обычных приемных устройств, как правило, предусматривают дублирование многих функций, которое может привести к повышению сложности схем и увеличению затрат.

Блок 230 обработки данных может быть выполнен с возможностью обработки передачи данных в соответствии с различными стандартами и системами МДКР. Для ясности теперь изобретение будет описано применительно к системе, сущность которой раскрыта в вышеупомянутом патенте США № 6574211 и именуемой в нижеследующем тексте системой множественного доступа с кодовым разделением каналов с высокой скоростью передачи данных (системой МДКР ВСПД).

На фиг.3 представлена диаграмма формата кадра данных для передачи по прямой линии связи в соответствии с системой МДКР ВСПД. В прямой линии связи - применительно к данным трафика, опорного пилот-сигнала и данным сигнализации - осуществляется мультиплексирование с разделением времени в кадре и передача с базовой станции в конкретный терминал пользователя. Каждый кадр охватывает единицу времени, называемую интервалом (например, имеющим величину 1,67 для конкретной конструкции системы ВСПД). Каждый интервал включает в себя поля 302а, 302b и 302с данных трафика, поля 304а и 304b опорного пилот-сигнала и поля 306а и 306b данных сигнализации, т.е. служебных данных (обозначенные символами ОН). Поля 302 данных трафика и поля 304 опорного пилот-сигнала используются для передачи данных трафика и опорного пилот-сигнала соответственно. Поля 306 данных сигнализации используются для посылки информации сигнализации, например, такой как указатели активности прямой линии связи (обозначаемые символами FAC), указатели занятости обратной линии связи, команды управления мощностью обратной линии связи и т.п. Указатели FAC указывают, есть ли на базовой станции данные для посылки на протяжении конкретного количества интервалов в будущем. Указатели занятости обратной линии связи указывают, достигнут ли предел пропускной способности обратной линии связи базовой станции. А команды управления мощностью предписывают передающим терминалам пользователей увеличить или уменьшить их мощность передачи.

В соответствии с системой МДКР ВСПД перед передачей данные трафика маскируются кодами Уолша, соответствующими каналам, используемым для передачи данных, а данные управления мощностью для каждого терминала пользователя маскируются кодами Уолша, присвоенными этому терминалу пользователя. Опорный пилот-сигнал, замаскированные данные трафика и данные управления мощностью затем расширяются с помощью комплексной псевдослучайной расширяющей последовательности, генерируемой путем умножения коротких псевдослучайных расширяющих последовательностей, присваиваемых конкретной передающей базовой станции, на длинную псевдослучайную последовательность, присваиваемую терминалу пользователя.

На фиг.4 представлена блок-схема конкретного варианта осуществления блока обработки 400 принимаемых данных, который может быть использован для обработки передачи данных по прямой линии связи в системе МДКР ВСПД. Преобразованные в цифровую форму I_ADC и Q_ADC выборки из приемника выдаются в некоторое количество корреляторов 410 данных (для простоты на фиг.4 показан лишь один из них). Вследствие многолучевого распространения и других явлений передаваемый сигнал может достигать приемного устройства по многочисленным каналам сигнала. Для обеспечения улучшенной рабочей характеристики приемное устройство в типичном случае выполнено с возможностью обработки многочисленных (и имеющих самый высокий уровень (т.е. наиболее резко выраженных)) копий принимаемого сигнала. В случае обычной конструкции предусматривается некоторое количество корреляторов 410 данных, причем каждый коррелятор 410 данных обычно именуют отводом многоотводного приемника. Каждый коррелятор 410 данных может предоставляться для обработки конкретной копии принимаемого сигнала.

В корреляторе 410 данных I_ADC и Q_ADC выборки выдаются в блок комплексного умножения, который также принимает комплексную псевдослучайную сжимающую последовательность из блоков 414а и 414b умножения. Эту комплексную псевдослучайную сжимающую последовательность генерируют, умножая короткую псевдослучайную синфазную (PNI) и длинную псевдослучайную квадратурную (PNQ) последовательности, соответствующие базовой станции, из которой принимается сигнал, на длинную псевдослучайную последовательность, присвоенную приемному устройству 400. Эти псевдослучайные последовательности имеют временные сдвиги, соответствующие конкретной копии сигнала, обрабатываемой коррелятором 410 данных.

Блок 412 умножения выполняет комплексное умножение комплексных I_ADC и Q_ADC выборок на комплексную псевдослучайную сжимающую последовательность и выдает комплексные сжатые синфазную и квадратурную (I_DES и Q_DES) выборки в демаскирующие по Уолшу элементы 422 и 442. Сжатые I_DES выборки также выдаются в демаскирующий по Уолшу элемент 432.

Демаскирующий по Уолшу элемент 422 демаскирует сжатые I_DES и Q_DES выборки с помощью кодов Уолша, использовавшихся для маскирования данных на базовой станции, и генерирует некоторое количество потоков демаскированных выборок, по одному потоку для каждого канала, используемого для передачи данных. После этого потоки выборок выдаются в накапливающий сумматор 424 символов, который суммирует с накоплением выборки в каждом потоке на основании скорости передачи данных в канале, используемом для передачи потока. Для каждого потока накапливающий сумматор 424 суммирует с накоплением некоторое количество демаскированных выборок для формирования демаскированного символа. Демаскированные символы затем выдаются в блок 426 демодуляции пилот-сигналом.

Демаскирующий по Уолшу элемент 432 демаскирует сжатые I_DES выборки с помощью конкретного кода Уолша, W_F (например, кода Уолша, равного 0), используемого для маскирования опорного пилот-сигнала на базовой станции. Демаскированные выборки пилот-сигнала затем выдаются в накапливающий сумматор 434 и суммируются с накоплением в течение некоторого конкретного промежутка времени (например, равного длительности опорного пилот-сигнала или периоду опорного пилот-сигнала) для формирования символа пилот-сигнала. Затем символы пилот-сигнала выдаются в фильтр 436 пилот-сигнала и используются для формирования восстановленного пилот-сигнала. Восстановленный пилот-сигнал содержит оценочные или прогнозируемые пилот-сигналы для промежутков времени, проходящих между опорными пилот-сигналами, и выдается в блок 426 демодуляции пилот-сигналом.

Блок 426 демодуляции пилот-сигналом осуществляет когерентную демодуляцию демаскированных символов данных, поступающих из накапливающего сумматора 424, с помощью символов пилот-сигнала, поступающих из фильтра 436 пилот-сигнала, и выдает демодулированные символы данных в блок 450 объединения символов. Когерентная демодуляция осуществляется путем вычисления скалярного произведения и векторного произведения демаскированных символов данных на символы пилот-сигнала, как описано ниже. Скалярное и векторное произведения, по существу, отображают фазовую демодуляцию данных и дополнительное масштабирование получаемого результата по относительному уровню восстановленного пилот-сигнала. Масштабирование с помощью контрольных сигналов приводит к эффективному «взвешиванию» вкладов различных копий принимаемого сигнала в соответствии с качеством этих копий принимаемого сигнала при эффективном объединении. Таким образом, скалярное и векторное произведения играют двойственную роль таких характеристик когерентного многоотводного приемника, как проецирование фаз и взвешивание сигнала.

Блок 450 объединения символов принимает демодулированные символы данных из каждого выделенного коррелятора 410 данных, когерентно объединяет эти символы и выдает восстановленные символы данных в блок 452 обращенного перемежения. Блок 452 обращенного перемежения переупорядочивает эти символы способом, который является дополняющим применительно к тому способу, который реализован на базовой станции. Символы данных из блока 452 обратного перемежения затем декодируются декодером 460 и выдаются в приемник данных.

Конструкция и работа многоотводного приемника для системы МДКР подробнее описана в патенте США № 5764687 под названием “MOBILE DEMODULATOR ARCHITECTURE FOR A SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM” («Архитектура демодулятора подвижной станции для системы связи множественного доступа с расширенным спектром сигналов»), а также в патенте США № 5490165 под названием “DEMODULATION ELEMENT ASSIGNMENT IN A SYSTEM CAPABLE OF RECEIVING MULTIPLE SIGNALS” («Выделение демодулирующего элемента в системе, способной принимать многочисленные сигналы»). Скалярное произведение несущей пилот-сигнала и (оптимальное) взвешивание каналов отводов многоотводного приемника подробнее описаны в патенте США № 5506865 под названием “PILOT CARRIER DOT PRODUCT CICRUIT” («Схема для вычисления скалярного произведения несущей пилот-сигнала).

В системе МДКР ВСПД, данные управления мощностью для конкретного терминала пользователя маскируются конкретным кодом Уолша, присвоенным этому терминалу и передаваемым в каждом интервале. Таким образом, в корреляторе 410 данных сжатые I_DES и Q_DES выборки демаскируются демаскирующим по Уолшу элементом 442 с помощью присвоенного кода Уолша. Демаскированные выборки сигнала управления мощностью затем выдаются в накапливающий сумматор 444 и суммируются с накоплением на протяжении длительности посылки сигнала управления мощностью для формирования бита управления мощностью для обрабатываемой копии сигнала. Биты управления мощностью из всех выделяемых корреляторов данных 410 можно когерентно объединить (для простоты это не показано на фиг.4) для формирования объединенного бита управления мощностью, который затем используется для регулирования мощности передачи терминала пользователя.

На фиг.5 представлена блок-схема конкретного варианта осуществления блока 230 обработки данных, который выполнен с возможностью обработки передач данных по прямой и обратной линиям связи для различных систем МДКР. Например, блоку 230 обработки данных можно придать конфигурацию, обеспечивающую проведение обработки сигналов с использованием опорного пилот-сигнала для когерентной демодуляции при передаче данных по прямой линии связи в системе МДКР ВСПД, как описано выше на фиг.4.

Возвращаясь к фиг.2, отмечаем, что I_ADC и Q_ADC выборки из аналого-цифровых преобразователей 216 форматируются входным интерфейсом 222 данных и сохраняются в буфере 224. В одном варианте осуществления буфер 224 реализован в виде кольцевого двумерного буфера, имеющего размер, выбранный на основании ряда факторов, например, таких как частота следования выборок на входе, частота следования выборок на выходе и т.п. Буфер 224 выполнен с возможностью хранения выборок данных, принимаемых за конкретный период времени (например, на протяжении двух кадров выборок или какого-либо иного периода). Этот период времени выбирают достаточно большим, чтобы обеспечить сбор достаточного количества данных для всех обрабатываемых каналов сигнала, но достаточно малым, чтобы предотвратить запись новых выборок поверх старых, необработанных выборок. Период времени, в течение которого осуществляется сбор и сохранение выборок, может быть программируемым.

В одном варианте осуществления для стирания данных, записанных в буфер 224, каждая строка буфера имеет ширину, которая совпадает с шириной выходного слова входного интерфейса 222 данных (составляющей, например, 32 бита). Когда слово становится доступным для записи в буфер 224, генератор 512а адресов записи данных генерирует адрес записи данных, DW_ADDR, соответствующий следующей имеющейся строке в буфере 224. Потом в строку буфера 224, указываемую генерируемым адресом, записывается слово. После этого хранимые выборки оказываются доступными для их извлечения и обработки блоком 230 обработки данных.

Блоку 230 обработки данных может быть предписана обработка выборок в соответствии с конкретным набором значений параметров. Для обработки данных трафика блок 230 обработки данных может выполнять команды, обеспечивающие: (1) сжатие и демаскирование конкретной копии принимаемого сигнала с конкретным временным сдвигом; (2) осуществление демодуляции декодированных демаскированных символов пилот-сигналом и (3) когерентное объединение демодулированных символов, соответствующих различным копиям сигнала, и т.п. Для обработки данных сигнализации (например, пилот-сигнала и сигнала управления мощностью) блок 230 обработки данных может выполнять команды, обеспечивающие: (1) сжатие и/или демаскирование конкретной копии принимаемого сигнала; (2) суммирование с накоплением демаскированных выборок за некоторый конкретный промежуток времени; (3) объединение накопленных символов из различных копий сигнала и т.п. Блок 230 обработки данных также можно эксплуатировать с целью поиска имеющих высокий уровень копий принимаемого сигнала. Блок 230 обработки данных также может быть выполнен с возможностью и может эксплуатироваться для выполнения обработки различных сигналов, в зависимости от конкретного стандарта или системы МДКР, а также конкретной поддерживаемой передачи данных (по прямой или обратной линии связи).

Блок 234 буферизации и обращенного перемежения обеспечивает сохранение обработанных символов, поступающих из блока 230 обработки данных. Когда некоторый символ обрабатывается блоком 230 обработки данных и становится доступным для записи в блок 234 буферизации и обращенного перемежения, генератор 542а адресов записи символов генерирует адрес записи символа, SW_ADDR, соответствующий надлежащей ячейке в блоке 234 буферизации и обращенного перемежения, указываемой генерируемым адресом записи символа. После этого сохраненные символы могут быть возвращены в блок 230 обработки данных для дальнейшей обработки (например, суммирования с накоплением обработанных символов для другой копии сигнала). Таким образом, блок 234 буферизации и обращенного перемежения сохраняет результаты демодуляции пилот-сигналом для первой копии сигнала, а также сохраняет результаты накопления при демодуляции пилот-сигналом для последующих копий сигнала.

За счет формирования надлежащих адресов считывания и записи символов блок 234 буферизации и обращенного перемежения можно использовать для переупорядочения символов в соответствии с конкретным алгоритмом обращенного перемежения. Когда символы готовы к выдаче в декодер 260, контроллер 240 инициирует процесс считывания в подходящий момент времени. Тогда генератор 542b адресов символов генерирует надлежащие адреса считывания для достижения требуемого обращенного перемежения символов. Подвергнутые обращенному перемежению (т.е. демодулированные) символы выдаются в декодер 260 для декодирования.

В варианте осуществления, показанном на фиг.5, синфазные и квадратурные выборки из буфера 224 выдаются в коррелятор 522 в блоке 230 обработки данных. Коррелятор 522 также получает комплексную псевдослучайную сжимающую последовательность, которую также можно хранить в буфере 224 или генерировать с помощью псевдослучайного генератора псевдослучайных последовательностей (не показанного на фиг.5). Для обработки данных трафика коррелятор 522 сжимает синфазные и квадратурные выборки с помощью комплексной псевдослучайной сжимающей последовательности для получения сжатых выборок. Таким образом, коррелятор 522 выполняет ту функцию сжатия, которую выполняет блок 412 комплексного умножения, показанный на фиг.4. Коррелятор 522 также может быть предназначен для выполнения других функций, например, таких как суммирование с накоплением многочисленных сжатых выборок на протяжении каждого промежутка длительности элементарной посылки, интерполяция сжатых выборок и т.п. Сжатые выборки выдаются в блок 524 демодуляции и объединения символов.

Блоку 524 демодуляции и объединения символов можно придать конфигурацию, обеспечивающую демаскирование, когерентную демодуляцию пилот-сигналом, объединение символов для многочисленных копий сигнала, суммирование с накоплением символов применительно к повторяющимся символам в пакете или выполнение некоторой совокупности перечисленных операций. Для демаскирования блок 524 демодуляции и объединения символов получает сжатые выборки из коррелятора 522 и выполняет демаскирование с помощью набора символов Уолша. В одном конкретном варианте осуществления длина символов Уолша является программируемой и может быть выбрана равной 1, 2, 4, 8, 16 или эта длина может быть равной какому-либо другому значению (например, 32, 64, 128 и т.п.).

Для когерентной демодуляции блок 524 демодуляции и объединения символов получает и когерентно демодулирует демаскированные символы данных с помощью восстановленных символов пилот-сигнала для формирования демодулированных символов, которые сохраняются в блоке 234 буферизации и обращенного перемежения. Для объединения символов блок 524 демодуляции и объединения символов получает и объединяет демодулированные символы, соответствующие различным копиям сигнала, для формирования восстановленных символов, которые опять сохраняются в блоке 524 демодуляции и объединения символов. Таким образом, блок 524 демодуляции и объединения символов может выполнять те функции, которые выполняют коррелятор 410 данных и блок 450 объединения символов, показанные на фиг.4.

Блок 234 буферизации и обращенного перемежения хранит промежуточные и конечные результаты накопления символов. Обработанные символы из блока 524 демодуляции и объединения символов записываются в ячейки блока 234 буферизации и обращенного перемежения, указываемые генератором 542 адресов записи символов, находящимся в генераторе 236 адресов. Сохраняемые символы извлекаются из ячеек блока 234 буферизации и обращенного перемежения, указываемых генератором 542b адресов считывания символов. За счет формирования надлежащих адресов считывания символов блок 234 буферизации и обращенного перемежения можно использовать с целью выполнения обращенного перемежения символов способом, который является дополняющим относительно способа, который реализован в передающем устройстве. Символы, извлекаемые из блока 234 буферизации и обращенного перемежения, представляют собой демодулированные символы, которые выдаются в декодер 260.

Для обработки данных сигнализации коррелятору 522 можно придать конфигурацию, обеспечивающую сжатие синфазных и квадратурных выборок с помощью комплексной псевдослучайной сжимающей последовательности, а также выдачу сжатых выборок в накапливающий сумматор 526. Накапливающему сумматору 526 можно придать конфигурацию, обеспечивающую демаскирование сжатых выборок с помощью одного или нескольких кодов Уолша, суммирование с накоплением сжатых или демаскированных выборок за некоторый конкретный период времени (например, за период опорного пилот-сигнала) и выдачу восстановленных данных (например, данных пилот-сигнала или управления мощностью) в контроллер 240. Накапливающему сумматору 526 также можно придать конфигурацию, обеспечивающую выдачу обработанных символов, используемых для поиска имеющих высокий уровень копий принимаемого сигнала при различных временных сдвигах, как описано ниже.

В одном варианте осуществления контроллер 240 обрабатывает символы пилот-сигнала, поступающие от накапливающего сумматора 526 и генерирует восстановленный пилот-сигнал, который используется для когерентной демодуляции символов данных. В других вариантах осуществления блок обработки пилот-сигнала может быть реализован в блоке 230 обработки данных для фильтрации символов пилот-сигнала и генерации восстановленного пилот-сигнала. Для обработки опорного пилот-сигнала могут быть предусмотрены и другие разработки, находящиеся в рамках объема притязаний данного изобретения.

В конкретном варианте осуществления, показанном на фиг.5, шина 510 данных взаимосвязывает различные элементы приемного устройства 200, такие как генератор 220 адресов, блок 230 обработки данных, микроконтроллер 232 и контроллер 240. Шина 510 данных поддерживает эффективную передачу данных и другой информации между элементами, подключенными к этой шине данных. Например, контроллер 240 может использовать шину 510 данных для постановки задач микроконтроллеру 232 и для посылки обработанных символов пилот-сигнала в блок 230 обработки данных. Могут быть предусмотрены и другие механизмы взаимосвязи элементов приемного устройства 200, также находящиеся в рамках объема притязаний изобретения.

На фиг.6А представлена диаграмма, иллюстрирующая запись выборок данных в буфер 224 и считывание выборок данных из этого буфера. В типичной цифровой системе связи данные подразделяются на пакеты и обрабатываются в этих пакетах, которые затем передаются в кадрах, имеющих некоторую конкретную длительность во времени. Например, в системе МДКР ВСПД данные передаются в пакетах, каждый из которых передается на протяжении одного или нескольких интервалов. Каждый интервал представляет собой некоторую долю кадра и (в системе ВСПД) включает в себя 2048 элементарных посылок, каждая из которых имеет период Т_С, который связан с общей шириной полосы системы (например, соотношением Т_С = 1/(ширина полосы)).

В одном варианте осуществления получаемые выборки записываются в буфер 224, начиная с предназначенного адреса, который может быть выбран произвольно (например, этот адрес может быть нулевым, как показано на фиг.6А). В одном варианте осуществления инициализация указания предназначенного адреса указателем адреса записи данных происходит при наступлении события сброса (этим событием может быть, например увеличение мощности), а выборки записываются в буфер 224, начиная с ячейки, указываемой упомянутым указателем. Таким образом, между указателем адреса записи и фактической границей кадра, передаваемого через радиоинтерфейс и представляемого выборками, имеется некоторый произвольный сдвиг, называемый также фазовым сдвигом. Граница кадра может соответствовать любому адресу в буфере 224. В процессе приема этот сдвиг вычисляется контроллером 240. Последующие извлечения данных компенсируются этим вычисленным сдвигом - его прибавляют к указателю адреса считывания.

Генератор адресов записи данных генерирует адрес записи данных, DW_ADDR, который указывает следующую доступную ячейку в буфере 224. В одном варианте осуществления выборки записываются в последовательные ячейки буфера 224, а адрес записи данных, DW_ADDR, получает приращение после каждой операции записи. В одном варианте осуществления буфер 224 реализуется в виде кольцевого буфера с циклическим возвратом от конца к началу. За счет выбора размера буфера 224 равным степени двойки можно использовать двоичный счетчик для выдачи требуемого адреса записи (или считывания). Этот счетчик, естественно, совершает циклический возврат от конца к началу и сбрасывается в нуль, когда при подсчете достигается конец буфера 224.

После сохранения достаточного количества выборок в буфере 224 можно извлечь и обработать некоторый конкретный сегмент выборок из этого буфера. Такой сегмент может включать в себя выборки данных для всего пакета или части пакета. В одном конкретном варианте осуществления каждый сегмент выборок данных соответствует отдельному опорному пилот-сигналу, а размер сегмента ограничен продолжительностью времени, в течение которого канал является когерентным на протяжении опорного пилот-сигнала. В одном варианте осуществления в качестве части обработки пилот-сигнала в контроллере 240 вектор пилот-сигнала, соответствующий опорному пилот-сигналу, претерпевает фазовый сдвиг, соответствующий оценке ошибки по частоте, для формирования оценок пилот-сигнала, которые затем выдаются в блок 230 обработки данных для демодуляции пилот-сигналом. Таким образом, контроллер 240 осуществляет выборку опорного пилот-сигнала в начале сегмента и использует контрольный опорный сигнал для формирования оценок пилот-сигнала на протяжении длительности сегмента. Фазовая ошибка в оценках пилот-сигнала накапливается на протяжении длины сегмента, и таким образом длина сегмента ограничивается для уменьшения накопленной фазовой ошибки в оценках пилот-сигнала. При наличии подобной конструкции не нужно иметь специализированный сложный блок умножения частоты следования элементарных посылок для циклического сдвига самих выборок, что могло бы увеличить сложность блока обработки данных.

Сегменты выборок данных, соответствующие различным копиям сигнала (или сигналам многолучевого распространения), можно обрабатывать последовательно. Например, выборки, соответствующие первому сигналу многолучевого распространения, имеющему нулевой временной сдвиг, можно извлекать из буфера 224 и обрабатывать с помощью блока 230 обработки данных. По завершении обработки первого сигнала многолучевого распространения можно извлечь из буфера 224 и обработать другой сегмент выборок (например, соответствующий второму сигналу многолучевого распространения). Для каждого обрабатываемого сегмента в генератор адресов считывания данных загружен начальный адрес, в котором учитывается (1) произвольный сдвиг между выравниванием выборок при нулевом сдвиге и указателем адреса записи, (2) адрес сегмента относительно начала пакета и (3) временной сдвиг, связанный с обрабатываемым конкретным сигналом многолучевого распространения.

На фиг.6В представлена диаграмма, иллюстрирующая запись псевдослучайных выборок в буфер 224 и считывание псевдослучайных выборок из этого буфера. В одном конкретном варианте осуществления комплексные псевдослучайные выборки, используемые для сжатия получаемых выборок, вычисляются генератором псевдослучайных последовательностей и сохраняются в части буфера 224. И опять, псевдослучайные выборки могут сохраняться по предназначенному адресу. После этого можно извлекать некоторый сегмент псевдослучайных выборок из буфера 224 и использовать для сжатия соответствующего сегмента выборок данных.

Генератор адресов записи псевдослучайных выборок используется для формирования адреса записи псевдослучайной выборки, PW_ADDR, необходимого для считывания сегмента псевдослучайных выборок. Для каждого обрабатываемого сегмента данных, который требует псевдослучайных выборок, в генератор адреса считывания псевдослучайной выборки загружается адрес первой псевдослучайной выборки в сегменте. Каждый из генераторов адресов записи и считывания псевдослучайных выборок соответственно получает приращение после каждой операции записи или считывания псевдослучайных выборок.

Количество псевдослучайных выборок, сохраняемых в буфере 224, может быть установлено на основе ряда факторов и может быть равно количеству сохраняемых выборок данных. Например, можно сохранять два интервала псевдослучайных выборок для двух интервалов выборок данных. Количество сохраняемых псевдослучайных выборок также может зависеть, например, от размера буфера 224, поддерживаемой величины компенсации фазового сдвига сигналов многолучевого распространения и т.п.

На фиг.6С представлена блок-схема конкретного варианта осуществления буферизации данных для конструкции приемного устройства, показанной на фиг.2 и 5. I_ADC и Q_ADC выборки из аналого-цифровых преобразователей поступают на входной интерфейс 222 данных, который удаляет избыточные выборки, упаковывает выборки в слова и выдает эти слова в мультиплексор 612. Генератор 614 псевдослучайных последовательностей получает псевдослучайную (PN) маску из шины 510 данных, генерирует часть каждой из синфазной псевдослучайной (IPN) и квадратурной псевдослучайной (QPN) последовательностей, используемых для сжатия выборок данных, и выдает генерируемые синфазные псевдослучайные и квадратурные псевдослучайные выборки (в виде слов) в мультиплексор 612. Мультиплексор 612 выдает каждое извлекаемое слово, состоящее либо из выборок данных, либо из псевдослучайных выборок, в ячейку буфера 224, указываемую адресом записи, выдаваемым генератором 220 адресов.

На фиг.6С также показана блок-схема конкретного варианта осуществления генератора 220 адресов, используемого для формирования адресов для буфера 224. Генератор 220 адресов включает в себя генератор 512а адресов записи данных, генератор 512b адресов считывания данных, генератор 512с адресов записи псевдослучайных выборок и генератор 512d адресов считывания псевдослучайных выборок, подключенные к регистрам-фиксаторам 514а, 514b, 514с и 514d соответственно. Генераторы 512а-512d адресов также подключены к мультиплексору 622, который выбирает генерируемый адрес из одного из генераторов 512 адресов и выдает выбранный адрес в буфер 224.

В каждом регистре-фиксаторе 514 хранится некоторое значение, указывающее первый адрес, генерируемый генератором 512 адресов для обрабатываемого сегмента. Например, для считывания некоторого конкретного сегмента данных из буфера 224 адрес первой выборки данных в сегменте выдается в регистр-фиксатор 514b в подходящий момент времени. Генератор 512b адресов считывания данных загружает значение, хранящееся в регистре-фиксаторе 514b, и использует это значение в качестве начального адреса. Последующие адреса считывания данных можно генерировать, например, путем придания приращений счетчику, находящемуся в генераторе 512b адресов считывания данных.

Как описано выше, выборки данных можно сохранять в буфере 224, начиная с некоторой произвольно назначенной ячейки буфера (например, нулевой). Кроме того, буфер 224 выполнен с возможностью хранения некоторого конкретного количества выборок. В одном варианте осуществления буфер 224 имеет размер, равный степени двойки. Вследствие этого можно использовать двоичный счетчик для формирования адреса записи (или считывания) для буфера 224. Этот двоичный счетчик обычно осуществляет циклический возврат к нулю, когда достигается конец буфера.

В одном варианте осуществления, поскольку выборки данных записываются в буфер 224 в последовательном порядке, генератор 512b адресов считывания данных также можно использовать в качестве счетчика выборок, который подсчитывает количество выборок, сохраняемых в буфере 224. Адрес записи данных из генератора 512а адресов выдается в компаратор 628 и сравнивается со значением сравнения, выдаваемым контроллером 240. Это значение сравнения указывает, что сохраняется некоторое конкретное количество выборок (например, один пакет), о котором следовало бы уведомить контроллер 240. Если адрес записи данных равен значению сравнения, то компаратор 628 выдает тактирующий сигнал, отражающий это условие. Этот тактирующий сигнал используется контроллером 240 для инициирования обработки сохраненных выборок.

На фиг.6С также показан конкретный вариант осуществления временной обработки для каждого выделенного сигнала многолучевого распространения. В одном конкретном варианте осуществления контроллер 240 поддерживает синхронизацию конечного автомата 630 для каждого обрабатываемого сигнала многолучевого распространения (например, получаемого с отвода многоотводного приемника). Хотя на фиг.6С это условно показано в виде блока, синхронизация каждого конечного автомата 630 в типичном случае реализуется и поддерживается посредством «зашитых программ» цифровой обработки сигналов. Блок 230 обработки данных может быть настроен на выполнение некоторой части обработки сигнала с целью поиска среди выборок данных тех копий принимаемого сигнала, которые имеют наиболее высокий уровень (например, путем корреляции некоторого сегмента псевдослучайных выборок с некоторым количеством сегментов выборок данных при различных временных сдвигах). Каждый пик корреляции соответствует имеющей высокий уровень (т.е. резко выраженной) копии сигнала. Если пик корреляции превышает некоторый конкретный порог, то контроллер 240 задает новую синхронизацию конечного автомата 630 для сигнала многолучевого распространения, соответствующего пику корреляции. Затем определяется временной сдвиг, соответствующий выделенному сигналу многолучевого распространения, и используется для формирования адреса с целью считывания выборок из буфера 224.

В одном варианте осуществления каждый синхронизированный конечный автомат 630 включает в себя контур 634 слежения за временем, который отслеживает перемещение сигнала многолучевого распространения. Слежение за временем может быть достигнуто путем обработки выборок (например, в соответствии с опорным пилот-сигналом) при сдвигах на +1/2 и -1/2 элементарной посылки, определения разности между накопленными значениями пилот-сигнала при сдвигах на +1/2 и -1/2 элементарной посылки и фильтрации значения разности для формирования некоторого коэффициента коррекции. Таким образом, при движении сигнала многолучевого распространения со временем контур 634 слежения за временем определяет величину перемещения и, соответственно, обновляет временной сдвиг с учетом коэффициента коррекции. Временной сдвиг выдается в блок 636 вычисления данных и адресов псевдослучайных выборок и используется для вычисления начального адреса каждого обрабатываемого сегмента данных. Вычисленный начальный адрес затем выдается в регистр-фиксатор 514b по шине 510 данных в подходящий момент времени.

Как отмечалось выше, выборки сохраняются в буфере 224, начиная с некоторой предназначенной ячейки в памяти, в произвольный момент времени. В результате начальные выборки для каждой копии сигнала, подлежащей обработке, могут соответствовать какой-либо ячейке в буфере 224. В одном конкретном варианте осуществления контур 634 слежения за временем используется для определения начального местоположения принимаемого пакета данных для каждой обрабатываемой копии сигнала. Контур 634 слежения за временем обрабатывает получаемые выборки, чтобы определить конкретный временной сдвиг для копии принимаемого сигнала. Этот временной сдвиг затем используется для формирования начального адреса для каждого сегмента обрабатываемых выборок.

Конечные автоматы 630 могут быть реализованы с помощью контроллера 240, в котором используются «зашитые» программы цифровой обработки сигналов и имеется базовый набор элементов для обработки. Например, единственный контур 634 слежения за временем и единственный блок 636 вычисления данных и адресов псевдослучайных выборок могут быть мультиплексированными с разделением времени и использоваться для реализации всех проиллюстрированных конечных автоматов 630. Контроллер 240 может поддерживать отдельный регистр для хранения временного сдвига, связанного с каждым проиллюстрированным конечным автоматом 630.

В одном варианте осуществления для обработки прямой линии связи в удаленном терминале контроллер 240 также поддерживает контур 638 слежения за частотой, который задает частоту источника сигналов синхронизации равной частоте следования (скорости передачи) данных, применяемой для выборок данных. Контур слежения за частотой может быть выполнен с возможностью определения величины циклического фазового сдвига опорных пилот-сигналов, использования информации о фазах, чтобы определить, является частота следования синхронизирующих импульсов выше или ниже частоты следования элементарных посылок, и соответствующего регулирования частоты источника синхронизирующих импульсов. Если частота синхронизирующих импульсов фиксируется равной частоте следования элементарных посылок, то для каждого кадра выдается некоторое конкретное количество выборок (например, 2048). Таким образом, когда частота фиксирована, можно интерпретировать прием некоторого кадра выборок подсчетом количества выборок, записываемых в буфер 224.

На фиг.6С также показана блок-схема конкретного варианта осуществления генератора 236 адресов, используемого для формирования адресов для блока 234 буферизации и обращенного перемежения. Генератор 236 адресов включает в себя генератор 542а адресов записи символов и генератор 542b адресов считывания символов, подключенных к регистрам-фиксаторам 544а и 544b соответственно. Генераторы 542а и 542b адресов также подключены к мультиплексору 546, который выбирает формированный адрес из генераторов 542а и 542b адресов и выдает выбранный адрес в блок 234 буферизации и обращенного перемежения.

В каждом регистре-фиксаторе 544 хранится некоторое значение, указывающее первый адрес, генерируемый генератором 542 адресов для обрабатываемого сегмента. Начальные значения, выдаваемые в регистры-фиксаторы 514, в общем случае связаны со значениями, выдаваемыми в регистры-фиксаторы 544, но выдаются они с учетом различных факторов, например, таких как задержка обработки в блоке 230 обработки данных. Генератор 542а адресов считывания символов загружает значение, хранящееся в регистре-фиксаторе 544а, и использует это загруженное значение в качестве начального адреса. Последующие адреса считывания символов можно генерировать, например, путем придания приращений счетчику, находящемуся в генераторе 542а адресов считывания символов.

В одном варианте осуществления блок 234 буферизации и обращенного перемежения используется для хранения промежуточных и конечных результатов суммирования с накоплением символов для многочисленных сигналов многолучевого распространения. Сначала производится обработка выборок для некоторого конкретного сигнала многолучевого распространения, а получаемые символы сохраняются в конкретных ячейках блока 234 буферизации и обращенного перемежения. Чтобы упростить адресацию, символы для некоторого конкретного сигнала многолучевого распространения (например, первого из обрабатываемых) можно сохранять в блоке 234 буферизации и обращенного перемежения, начиная с некоторой предназначенной ячейки (например, имеющей нулевой адрес N_S, и т.п.). Для каждого последующего сигнала многолучевого распространения, демодулированные символы для такого сигнала многолучевого распространения можно объединять с соответствующими сохраненными символами для ранее обработанных сигналов многолучевого распространения. Эти объединенные символы потом снова сохраняют в тех же ячейках в блоке 234 буферизации и обращенного перемежения. Таким образом, символы для многочисленных обрабатываемых сигналов многолучевого распространения объединяются «на месте» с соответствующими ранее накопленными символами. Когда нужно объединить символы для многочисленных сигналов многолучевого распространения, генератор 236 адресов генерирует надлежащие адреса считывания и записи символов, определяемые значениями, хранящимися в регистрах-фиксаторах 544а и 544b.

Во многих системах связи, включая систему МДКР ВСПД, перемежение используется для обеспечения временного разнесения в передаваемых данных. Перемежение уменьшает вероятность приема цепочки последовательных ошибок, вызываемых, например, импульсным шумом. В приемном устройстве происходит переупорядочение принимаемых символов. Это переупорядочение может обеспечить эффективное расширение цепочки символов, принимаемых с ошибками, на весь кадр, что может увеличить вероятность правильного декодирования принимаемых символов. Перемежение осуществляется в передающем устройстве, так что временное разнесение достигается раньше декодирования в приемном устройстве.

В одном варианте осуществления блок 234 буферизации и обращенного перемежения также используется для обеспечения обращенного перемежения обрабатываемых символов. В одном варианте осуществления обрабатываемые символы записываются в блок 234 буферизации и обращенного перемежения в последовательном порядке, а считываются в псевдослучайном, но детерминистском порядке, определяемом конкретным реализуемым алгоритмом перемежения. Поскольку символы считываются не в последовательном порядке, блок 234 буферизации и обращенного перемежения сначала заполняется символами, соответствующими продолжительности осуществления перемежения. Например, в системе МДКР ВСПД перемежение осуществляется на протяжении каждого кадра данных. Таким образом, в приемном устройстве весь кадр символов обрабатывается и сохраняется в блоке 234 буферизации и обращенного перемежения. После обработки всего кадра символы для этого кадра считываются в последующий декодер. В одном конкретном варианте осуществления текущий кадр обрабатывается и сохраняется в одной секции блока 234 буферизации и обращенного перемежения, а ранее обработанный кадр может быть извлечен из другой секции блока 234 буферизации и обращенного перемежения.

Генератор 542b адресов считывания символов включает в себя схемы, необходимые для формирования надлежащих адресов символов, выдаваемых в блок 524 демодуляции и объединения символов, чтобы осуществить накопление символов, а затем символы выдаются в последующий декодер 260 для декодирования. Адреса считывания символов для упомянутых двух «пунктов назначения» можно генерировать путем мультиплексирования с разделением времени. Например, символы можно выдавать в блок 524 демодуляции и объединения символов и декодер 260 на протяжении чередующихся циклов считывания. В альтернативном варианте можно выдавать группу символов в блок 524 демодуляции и объединения символов, а затем выдавать группу символов в декодер 260.

На фиг.7А представлена блок-схема конкретного варианта осуществления коррелятора 522 в блоке 230 обработки данных. В одном варианте осуществления коррелятор 522 выполнен с возможностью поддержки некоторого количества функций, включая, например, сжатие выборок данных с помощью комплексных псевдослучайных сжимающих последовательностей, накопление многочисленных сжатых выборок для каждого периода следования элементарной посылки, а также интерполяцию. Для достижения улучшенной рабочей характеристики коррелятор 522 может быть выполнен с возможностью работы с несколькими комплексными выборками одновременно (например, их количество может достигать четырех). Для коррелятора 522 могут быть реализованы другие конструкции и функции, которые находятся в рамках объема притязаний изобретения.

В одном варианте осуществления для каждого цикла считывания данных из буфера 224 извлекаются четыре пары преобразованных в цифровую форму синфазных и квадратурных выборок I_ADC и Q_ADC из аналого-цифровых преобразователей (т.е. четыре комплексных выборки данных), которые фиксируются регистрами-фиксаторами 712а-712d. В следующем цикле считывания данных выборки из регистров-фиксаторов 712а-712d также фиксируются регистрами-фиксаторами 714а-714d соответственно и следующие четыре пары преобразованных в цифровую форму синфазных и квадратурных выборок I_ADC и Q_ADC из аналого-цифровых преобразователей фиксируются регистрами-фиксаторами 712а-712d. В одном конкретном варианте осуществления по две выборки данных выдаются в течение каждого периода следования элементарной посылки (то есть получается период двойной выборки), а двойная фиксация регистрами-фиксаторами 712 и 714 обеспечивает обработку либо своевременной (OT) выборки, либо запаздывающей (LT) выборки каждой элементарной посылки.

Мультиплексоры 716а-716d также получают зафиксированные выборки из регистров-фиксаторов 712а-712d соответственно и зафиксированные выборки из регистров-фиксаторов 714а-714d соответственно. Каждый мультиплексор 716 выдает одну из полученных выборок, в зависимости от того, какая выборка - своевременная или запаздывающая - подлежит обработке, в соответствующий из логических элементов «И», обозначенных позицией 718. Логические элементы «И», обозначенные позициями 718а и 718b, также получают управляющий сигнал ZERO_0, а логические элементы «И», обозначенные позициями 718с и 718d, также получают управляющий сигнал ZERO_1. Каждый из логических элементов 718 «И» выдает либо полученную выборку, либо нулевое значение («0») в соответствующий блок 720 умножения, в зависимости от управляющего сигнала ZERO_х.

В одном конкретном варианте осуществления буфер 224 также предназначен и применяется для хранения синфазных псевдослучайных и квадратурных псевдослучайных последовательностей, используемых для сжатия выборок данных. В одном конкретном варианте осуществления на протяжении каждого цикла считывания псевдослучайных выборок имеющий длину 16 элементарных посылок сегмент комплексной псевдослучайной сжимающей последовательности, соответствующий обрабатываемым выборкам данных, извлекается из буфера 224, фиксируется регистром-фиксатором 732 и выдается в мультиплексор 734. Мультиплексор 734 выбирает часть (например, часть, содержащую 2 элементарные посылки) зафиксированного сегмента комплексной псевдослучайной последовательности и выдает выбранную часть в регистр 736 циклического сдвига. Затем этот регистр 736 выдает надлежащие синфазные псевдослучайные и квадратурные псевдослучайные выборки в каждый из блоков 718а-718d умножения.

В одном конкретном варианте осуществления выборки данных подвергаются избыточной дискретизации аналого-цифровыми преобразователями, возможно - децимируются, и выдаются вдвое чаще элементарных посылок (т.е. частота следования выборок вдвое превышает частоту следования элементарных посылок). Избыточная дискретизация обеспечивает обнаружение имеющих высоких уровень копий принимаемого сигнала при меньшем временном разрешении, что позволяет достичь улучшенной рабочей характеристики. В случае архитектуры коррелятора, показанной на фиг.7А, предусматриваются четыре параллельных канала обработки, и можно одновременно обрабатывать до четырех комплексных выборок данных, соответствующих данным, состоящим из двух элементарных выборок, в течение каждого цикла сигнала синхронизации обработки. Как показано на фиг.7А, блоки 720а и 720b умножения выполняют сжатие двух комплексных выборок данных (т.е. своевременной и запаздывающей выборок), соответствующих индексу n элементарной посылки, а блоки 720с и 720d умножения выполняют сжатие двух комплексных выборок данных, соответствующих индексу n+1 элементарной посылки. Регистр 736 циклического сдвига выдает синфазные псевдослучайные и квадратурные псевдослучайные выборки, соответствующие индексу n элементарной посылки, в блоки 720а и 720b умножения, а синфазные псевдослучайные и квадратурные псевдослучайные выборки, соответствующие индексу n+1 элементарной посылки, - в блоки 720с и 720d умножения.

Каждый блок 720 умножения выполняет комплексное сжатие комплексных выборок данных с помощью комплексных псевдослучайных выборок. В передающем устройстве в системе МДКР ВСПД передаваемые комплексные данные расширяются с помощью комплексной псевдослучайной последовательности. Комплексное расширение можно выразить следующим образом:

I _TX + j·Q _TX = (I _DAT + j·Q _DAT )·(IPN + j·QPN). (1)

В приемном устройстве, данные могут быть восстановлены путем проведения дополняющего комплексного сжатия, которое можно выразить следующим образом:

I _DES + j·Q _DES = (I _ADC + j·Q _ADC )·(IPN - j·QPN), (2)

где I_ADC = I_TX + шум, Q_ADC = Q_TX + шум, I_DES = I_DAT + шум и Q_DES = Q_DAT + шум.

На фиг.7В представлена блок-схема конкретного варианта осуществления блока 720 умножения, который реализует комплексное сжатие, выражаемое уравнением (2). В блоке 720 умножения комплексная выборка данных, I_ADC и Q_ADC, выдается в каждый из мультиплексоров 762а и 762b, а комплексная псевдослучайная выборка, IPN и QPN, выдается в логический элемент 764 «ИСКЛЮЧАЮЩЕЕ ИЛИ». Логический элемент 764 «ИСКЛЮЧАЮЩЕЕ ИЛИ» выполняет операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» (т.е. умножение) синфазных псевдослучайных (IPN) и квадратурных псевдослучайных (QPN) выборок и выдает выходной сигнал на выбранный вход каждого из мультиплексоров 762а и 762b. Каждый мультиплексор 762 выбирает либо синфазную, либо квадратурную выборку из аналого-цифровых преобразователей, I_ADC либо Q_ADC, в зависимости от значения на выбранном входе, и выдает выбранную выборку на вход соответствующего логического элемента 766 «ИСКЛЮЧАЮЩЕЕ ИЛИ». Логические элементы 766а и 766b «ИСКЛЮЧАЮЩЕЕ ИЛИ» выполняют функцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» (т.е. умножение) получаемых выборок с IPN и QPN, соответственно и выдают выходные выборки в логические элементы «И», соответственно обозначенные позициями 768а и 768b. Каждый логический элемент 768 «И» также получает управляющий сигнал ZERO_x и выдает либо полученную выборку, либо значение «0», на основании управляющего сигнала ZERO_x. На выходах логических элементов 768а и 768b «И» оказывается сжатая I_DES и Q_DES выборка.

Возвращаясь к фиг.7А, отмечаем, что сжатые синфазные и квадратурные выборки, I_DES и Q_DES, из блоков 720а-720d умножения избирательно объединяются сумматорами 722а-722d для формирования набора объединенных выборок, I_C и Q_C. В частности, сумматор 722а объединяет сжатые I_DES выборки из блоков 720а и 720с умножения, чтобы генерировать первую объединенную синфазную выборку I_C1, соответствующую первой половине элементарной посылки, сумматор 722b объединяет сжатые синфазные выборки I_DES из блоков 720b и 720с умножения, чтобы генерировать вторую объединенную синфазную выборку I_C2, соответствующую второй половине элементарной посылки, сумматор 722с объединяет сжатые квадратурные выборки Q_DES из блоков 720а и 720с умножения, чтобы генерировать первую объединенную квадратурную выборку Q_С1, а сумматор 722d объединяет сжатые квадратурные выборки Q_DES из блоков 720b и 720d умножения, чтобы генерировать вторую объединенную квадратурную выборку Q_С2. Сумматоры 722 можно использовать для объединения половины выборок из различных элементарных посылок перед интерполяцией, чтобы упростить конструкцию интерполятора. Логические элементы 718 «И» и сигналы ZERO_0 и ZERO_1 можно использовать для запрета объединения выборок из двух элементарных посылок, когда это неприменимо, например, при демодуляции символов прямой линии связи, где каждая элементарная посылка может содержать комплексный или подвергнутый модуляции более высокого порядка символ.

В конкретном варианте осуществления, показанном на фиг.7А, коррелятор 522 включает в себя интерполятор 730, которому можно придать конфигурацию, обеспечивающую формирование значений символов с различными временными сдвигами. Например, если для каждой элементарной посылки выдаются две комплексных выборки данных (т.е. временной сдвиг составляет 0 Т_С и 0,5 Т_С, где Т_С - период элементарной посылки), то интерполятор можно использовать для формирования интерполированных выборок с другими временными сдвигами, например, составляющими 0,125 Т_С, 0,25 Т_С, 0,375 Т_С, 0,625 Т_С, 0,75 Т_С, 0,875 Т_С и т.п. Временное разрешение интерполяции зависит от конкретной конструкции интерполятора 730. Интерполятор 730 можно использовать, например, для идентификации сигнала многолучевого распространения при временном разрешении, меньшем, чем период следования выборки (например, меньшем, чем 0,5 Т_С).

На фиг.7С представлена диаграмма, которая иллюстрирует линейную интерполяцию. Как показано на фиг.7С, выборка с индексом (n) выборки имеет амплитуду А, а выборка со следующим индексом (n+1) выборки имеет амплитуду В. Период следования выборок нормализован (приведен) к значению 1,0. Выборки с индексами (n) и (n+1) выборок можно использовать для оценки значений, приемлемых для выборок при других временных сдвигах, например, таких как 0,25, 0,50, 0,75 и т.п. Для линейной интерполяции амплитуду выборки при временном сдвиге 0,25 можно оценить величиной 0,75А+0,25В, амплитуду выборки при временном сдвиге 0,50 можно оценить величиной 0,50А+0,50В, а амплитуду выборки при временном сдвиге 0,75 можно оценить величиной 0,25А+0,75В. Проводя масштабирование выборок с коэффициентом четыре, амплитуды выборок при временных сдвигах 0,0, 0,25, 0,50, 0,75 и 1,0 можно выразить величинами 4А, 3А+В, 2А+2В, А+3В и 4В соответственно.

На фиг.7D представлена блок-схема конкретного варианта осуществления интерполятора 730. В этом варианте осуществления интерполятор 730 реализован в виде линейного интерполятора, выполненного с возможностью выдачи интерполированных выборок при трех разных временных сдвигах (например, 0,25, 0,50 и 0,75). Интерполятор 730 также выполнен с возможностью (1) выдачи выходных сигналов с нулевыми значениями, (2) подачи принимаемых выборок, (3) выдачи интерполированных выборок или реализации некоторой совокупности только что перечисленных операций (1)-(3).

Объединенные синфазные и квадратурные символы I_С1, I_С2, Q_С1 и Q_С2 из сумматоров 722а-722d выдаются в масштабирующие элементы 770а-770d соответственно. В каждом масштабирующем элементе 770 выборка подается на вход Х1 мультиплексора 772, вход удваивающего элемента 774 и вход сумматора 776. Удваивающий элемент 774 осуществляет масштабирование полученной выборки с коэффициентом два и выдает масштабированный выходной сигнал на вход Х2 мультиплексора 772 и на другой вход сумматора 776. Сумматор 776 суммирует выборку, поданную на его вход, и масштабированную выборку, поданную на вход Х2 мультиплексора, и выдает суммарный выходной сигнал на вход Х3 мультиплексора 772. Мультиплексор 772 также принимает нуль («0») на своем входе Х0. Затем мультиплексор 772 выбирает выборку на одном из своих входов на основании управляющего сигнала OFFSET (СДВИГ) и выдает выбранную выборку в регистр-фиксатор 780.

Как показано на фиг.7D, масштабирующим элементам 770а и 770b можно придать конфигурацию, обеспечивающую им взаимодополняющий характер, и масштабирующим элементам 770с и 770d также можно придать конфигурацию, обеспечивающую им взаимодополняющий характер. Для конкретного временного сдвига, составляющего 0,25, 0,50 или 0,75 (конкретное значение выражается управляющим сигналом OFFSET), из масштабирующего элемента 770а в регистр-фиксатор 780а соответственно выдается значение 3I_С1, 2I_С1 или 1I_С1, а из масштабирующего элемента 770b в регистр-фиксатор 780b соответственно выдается значение I_С2, 2I_С2 или 3I_С2. Выборки из регистров-фиксаторов 780а и 780b потом выдаются в сумматор 782а, а выборки из регистров-фиксаторов 780с и 780d потом выдаются в сумматор 782b. Выходной сигнал из сумматора 782а содержит интерполированную синфазную выборку, а выходной сигнал из сумматора 782b содержит интерполированную квадратурную выборку. Интерполированные выборки из сумматоров 782а и 782b выдаются в качестве коррелированных синфазной и квадратурной выборок, I_COR и Q_COR, из коррелятора 522. Выходные сигналы из регистров-фиксаторов 780а-780d также содержат (не интерполированные) коррелированные синфазные и квадратурные выборки - I_COR1, I_COR2, Q_COR1 и Q_COR2 соответственно.

Интерполятор 730 можно использовать в одной из множества различных конфигураций. Например, как отмечалось выше, интерполятору 730 можно придать конфигурацию, обеспечивающую выдачу нулевых выходных сигналов, подачу получаемых выборок, выдачу интерполированных выборок или реализацию некоторой совокупности только что перечисленных операций. Нулевое значение на входе Х0 мультиплексоров 772 выбирают, чтобы выдать нулевой выходной сигнал, а выборку на входе Х1 выбирают для подачи выбираемых выборок. В случае же проведения интерполяции значение на входах Х1, Х2 или Х3 выбирается одним мультиплексором 772, а дополняющее значение на входах Х3, Х2 или Х1 выбирается другим мультиплексором 772 в паре дополняющих друг друга мультиплексоров.

Как отмечено выше, в одном варианте осуществления проводят выдачу двух выборок данных в течение каждого периода следования элементарной посылки и обработку (например, сжатие) этих выборок с помощью коррелятора 522. Две выборки для каждой элементарной посылки можно объединить в интерполяторе 730 для выдачи одной сжатой выборки на протяжении периода следования каждой элементарной посылки. Чтобы объединить синфазные выборки для каждой элементарной посылки, выбирают выборки на входах Х1 мультиплексоров для масштабирующих элементов 770а и 770b и суммируют их с помощью сумматора 782а для выдачи объединенной синфазной выборки. Точно так же, чтобы объединить квадратурные выборки для каждой элементарной посылки, выбирают выборки на входах Х1 мультиплексоров для масштабирующих элементов 770с и 770d и суммируют их с помощью сумматора 782b для выдачи объединенной квадратурной выборки.

В системе МДКР ВСПД передаваемые данные трафика подразделяются на некоторое количество потоков данных, а каждый поток данных маскируется с помощью некоторого конкретного кода Уолша. В соответствии с условиями системы МДКР ВСПД каждый код Уолша соответствует соответственному символу Уолша, имеющему длину, доходящую до 16 элементарных посылок. Для разделения данных по каналам каждый бит данных маскируют символом Уолша, имеющим длину 16 элементарных посылок и присваиваемым каналу, по которому передается упомянутый бит. Для каждого периода следования символов Уолша генерируются и объединяются до 16 символов Уолша для передачи до 16 битов данных по каналам, количество которых доходит до 16-ти. Эти 16 символов Уолша ортогональны друг другу и при отсутствии искажений могут быть восстановлены по отдельности в приемном устройстве, потому что перекрестная корреляция между ортогональными последовательностями (в идеальном случае) равна нулю.

На фиг.8А представлена блок-схема конкретного варианта осуществления блока 524 демодуляции и объединения символов в блоке 230 обработки данных. Пары коррелированных выборок из коррелятора 522 выдаются в демаскирующий элемент 820, который демаскирует выборки с помощью символов разделения по каналам (например, символов Уолша) для получения демаскированных символов. Демаскированные символы данных и комплексные символы пилот-сигнала выдаются в блок 850 демодуляции пилот-сигналом, осуществляющим когерентную демодуляцию данных пилот-сигналом для получения демодулированных символов. После этого демодулированные символы выдаются в накапливающий сумматор 870 символов и могут быть объединены с другими демодулированными символами из других каналов передачи сигнала или других - избыточных - передач. Выходной сигнал из накапливающего сумматора 870 символов содержит обработанные символы, которые потом выдаются в блок 234 буферизации и обращенного перемежения (см. фиг.5).

Блок 524 демодуляции и объединения символов может быть предназначен для обработки некоторого количества (например, четырех, восьми, шестнадцати и т.д.) выборок за цикл синхронизации. Количество выборок, которые может обработать одновременно блок 524 демодуляции и объединения символов, в типичном случае зависит от ряда факторов, например, таких как частота, с которой выборки могут поступать в блок 524 демодуляции и объединения символов, ширина элементов в блоке 524 демодуляции и объединения символов и т.п.

На фиг.8В представлена блок-схема конкретного варианта осуществления элемента быстрого преобразования Адамара (БПА), который можно использовать для реализации демаскирующего элемента 820. В одном конкретном варианте осуществления коррелированные синфазные и квадратурные выборки I_COR и Q_COR последовательно и в чередующемся порядке выдаются в элемент 820 быстрого преобразования Адамара, по одной выборке за цикл синхронизации. В одном варианте осуществления элемент 820 быстрого преобразования Адамара выполнен с возможностью демаскирования по Уолшу, осуществляемого над принимаемым сигналом с помощью одного или нескольких символов Уолша длиной N, где N - программируемое число.

Элемент 820 быстрого преобразования Адамара может быть предназначен для работы в одной из множества конфигураций. Например, элементу 820 быстрого преобразования Адамара можно придать конфигурацию, обеспечивающую демаскирование входных символов с помощью некоторого конкретного символа Уолша, имеющего некоторую конкретную длину N. В этой конфигурации элемент 820 быстрого преобразования Адамара получает блок, состоящий из N синфазных коррелированных выборок I_COR и N квадратурных коррелированных выборок Q_COR (например, блок, отображаемый парой векторов I_COR и Q_COR, имеющих длину по N элементарных посылок), и проводит операцию демаскирования по Уолшу на протяжении N элементарных посылок над получаемым блоком выборок с помощью конкретного символа Уолша для формирования пары синфазного и квадратурного демаскированных символов I_DEC и Q_DEC.

В альтернативном варианте элементу 820 быстрого преобразования Адамара можно придать конфигурацию, обеспечивающую демаскирование получаемых выборок с помощью всех N кодов Уолша. Имея эту конфигурацию, элемент 820 быстрого преобразования Адамара выполняет функцию, эквивалентную умножению матрицы Адамара, имеющую размер NxN (что соответствует наличию N символов Уолша, длина каждого из которых составляет N элементарных посылок), на вектор, содержащий N пар коррелированных синфазных и квадратурных выборок I_COR и Q_COR, для формирования демаскированных синфазных и квадратурных символов I_DEC и Q_DEC. Демаскирование с помощью всех N символов Уолша особенно выгодно, например, в системе МДКР ВСПД, где данные можно передавать в некоторый конкретный терминал по более чем одному каналу.

В одном варианте осуществления для осуществления обработки коррелированных синфазных и квадратурных выборок I_COR и Q_COR и для минимизации количества необходимых схем элементу 820 быстрого преобразования Адамара придают конфигурацию, обеспечивающую обработку коррелированных синфазных и квадратурных выборок I_COR и Q_COR в чередующихся циклах синхронизации. Это позволяет одному-единственному элементу 820 быстрого преобразования Адамара выдавать демаскированные синфазные и квадратурные символы I_DEC и Q_DEC в блок для последующей обработки в чередующихся циклах синхронизации и с задержкой демаскированных синфазных символов I_DEC на один цикл синхронизации относительно соответствующих демаскированных квадратурных символов Q_DEC. Тогда блок для последующей обработки может быть выполнен с возможностью обработки демаскированных синфазных и квадратурных символов I_DEC и Q_DEC по мере их выдачи из элемента 820 быстрого преобразования Адамара без необходимости ожидания окончания обработки сначала всех коррелированных синфазных символов I_COR в блоке для последующей обработки коррелированных квадратурных символов Q_COR. Элементу 820 быстрого преобразования Адамара также можно придать конфигурацию, обеспечивающую работу с возможностью чередования коррелированных синфазных и квадратурных выборок I_COR и Q_COR за счет надлежащего управления запоминающими элементами, находящимися в элементе 820 быстрого преобразования Адамара.

Элемент 820 быстрого преобразования Адамара представляет собой механизм последовательной обработки, который получает выборки последовательно, по одной выборке за цикл синхронизации, и после некоторой конкретной задержки обработки выдает демаскированный символ для каждого цикла синхронизации. Демаскированные символы для конкретного блока выборок задерживаются на некоторое конкретное количество циклов синхронизации, при этом задержка определяется, в частности, длиной символа Уолша. Для каждого блока из N выборок данных элемент 820 быстрого преобразования Адамара последовательно выдает N демаскированных символов, соответствующих N символам Уолша. Демаскированные символы из элемента 820 быстрого преобразования Адамара отображают корреляции между входными выборками и символами Уолша.

Элемент быстрого преобразования Адамара может выполнять демаскирование для символов Уолша длиной N=2^L с использованием L элементов буферного преобразования. В конкретном варианте осуществления, показанном на фиг.8В, для демаскирования символов Уолша длиной 16 элементарных посылок элемент 820 быстрого преобразования Адамара включает в себя четыре последовательно соединенных элемента 830а-830d буферного преобразования. Каждый элемент 830 буферного преобразования выполняет некоторое подмножество необходимых операций сложения и вычитания. Каждый последующий элемент 830 буферного преобразования также осуществляет перекрестное связывание результатов предшествующего буферного преобразования.

В каждом элементе 830 буферного преобразования входная выборка подается на вход мультиплексора 832, вычитающий вход сумматора 834 и первый суммирующий вход сумматора 836. Мультиплексор 832 также получает выходной сигнал из сумматора 834 и в чередующемся порядке выдает выходной сигнал из сумматора 834а или входную выборку в запоминающий элемент 838. Выходной сигнал из запоминающего элемента 838 поступает на суммирующий вход сумматора 834, второй суммирующий вход сумматора 836 и на один вход мультиплексора 840, который также получает выходной сигнал из сумматора 836. Мультиплексор 840 в чередующемся порядке выдает выходной сигнал из запоминающего элемента 838 и выходной сигнал из сумматора 836 в регистр-фиксатор 842. Выходной сигнал регистра-фиксатора выдается на вход следующего элемента 830 буферного преобразования. Выходной сигнал последнего элемента 830d буферного преобразования представляет собой демаскированный символ.

Конструкция и работа элемента быстрого преобразования Адамара подробнее описаны в патенте США № 5561618 под названием “METHODS AND APPARATUS FOR PERFORMING A FAST HADAMARD TRANSFORM” («Способы и устройства для осуществления быстрого преобразования Адамара»), выданном 1 октября 1996 г., переуступленном обладателю прав на настоящее изобретение.

В варианте осуществления, показанном на фиг.8В, элемент 820 быстрого преобразования Адамара можно запрограммировать на осуществление быстрого преобразования Адамара (т.е. демаскирование) при изменяемой длине (например, 1, 2, 4, 8 или 16). Максимальная длина быстрого преобразования Адамара, поддерживаемая элементом 820 быстрого преобразования Адамара, определяется количеством используемых элементов 830 буферного преобразования, а меньшую длину БПА можно реализовать, обходя один или несколько элементов 830 буферного преобразования. Можно также осуществить и быстрое преобразование Адамара большей длины, применяя дополнительные элементы 830 буферного преобразования.

В варианте осуществления, показанном на фиг.8В, коррелированные синфазные и квадратурные выборки I_COR и Q_COR выдаются в элемент 820 быстрого преобразования Адамара по одной и той же шине в чередующихся циклах синхронизации. С помощью счетчика Уолша (не показан на фиг.8В), который обнуляется, когда первая коррелированная выборка поступает на вход элемента 820 быстрого преобразования Адамара, достигается мультиплексирование с разделением времени. Такое мультиплексирование с разделением времени обеспечивает совместное использование аппаратного обеспечения, так что элемент 820 быстрого преобразования Адамара может выполнять демаскирование обоих выборок, т.е. коррелированной синфазной и коррелированной квадратурной - I_COR и Q_COR. В еще одном варианте осуществления коррелированные синфазные и квадратурные выборки I_COR и Q_COR поступают параллельно на два элемента быстрого преобразования Адамара, каждому из которых придана конфигурация, обеспечивающая осуществление демаскирования соответствующего блока коррелированных синфазных или коррелированных квадратурных выборок I_COR и Q_COR.

На фиг.8С представлена блок-схема конкретного варианта осуществления блока 850 демодуляции пилот-сигналом. Демаскированные синфазные и квадратурные символы I_DEC и Q_DEC из элемента 820 быстрого преобразования Адамара и символы синфазной и квадратурной составляющих комплексного пилот-сигнала, P_I и P_Q, выдаются в блок 850 демодуляции пилот-сигналом, который когерентно демодулирует демаскированные символы пилот-сигналом. Демодуляцию пилот-сигналом можно выразить следующим образом:

I _DEM +j·Q _DEM = (I _DEC +j·Q _DEC )·(P _I +j·P _Q ) =

= (I _DEC ·P _I +Q _DEC ·P _Q )+j·(-I _DEC ·P _Q +Q _DEC ·P _I ) =

= [скалярное произведение(IQ,P) -

- j·векторное произведение(IQ,P)] (3)

Демодулированные синфазные и квадратурные символы I_DEM и Q_DEM можно выразить следующим образом:

I _DEM = (I _DEC ·P _I +Q _DEC ·P _Q ) (4) и

Q _DEM = (-I _DEC ·P _Q +Q _DEC ·P _I ) (5)

В блоке 850 демодуляции демаскированные синфазные и квадратурные символы I_DEC и Q_DEC выдаются (например, в чередующихся циклах синхронизации) в регистры-фиксаторы 852а и 852с соответственно. Выходной сигнал из регистра-фиксатора 852а затем фиксируется регистром-фиксатором 852b для выравнивания во времени символов I_DEC и Q_DEC. Выходные сигналы из регистров-фиксаторов 852b и 852с представляют собой комплексные символы данных. Аналогичным образом, символы синфазной и квадратурной составляющих пилот-сигнала, P_I и P_Q, фиксируются соответственно регистрами-фиксаторами 854а и 854b. Выходные сигналы из регистров-фиксаторов 854а и 854b поступают в каждый из мультиплексоров 856а и 856b. Каждый мультиплексор 856 выбирает либо символ P_I синфазной составляющей пилот-сигнала, либо символ P_Q квадратурной составляющей пилот-сигнала, в зависимости от того, какое произведение - скалярное или векторное - вычисляется. Комплексные символы пилот-сигнала из мультиплексоров 856а и 856b соответственно выдаются в блоки 860а и 860b, которые также получают комплексные символы данных соответственно из регистров-фиксаторов 852b и 852с. Каждый блок 860 умножения выполняет умножение одной составляющей (т.е. I_DEC или Q_DEC) комплексного символа данных на одну составляющую (т.е. P_I или P_Q) комплексного символа пилот-сигнала и выдает получаемое произведение в соответствующий регистр-фиксатор 862.

Выходной сигнал из регистра-фиксатора 862а поступает в логический элемент 864 «ИСКЛЮЧАЮЩЕЕ ИЛИ», который также получает управляющий сигнал CROSS. Выходной сигнал из регистра-фиксатора 862b и выходной сигнал из логического элемента 864 «ИСКЛЮЧАЮЩЕЕ ИЛИ» поступают в сумматор 866, который суммирует символы и выдает суммарные выходные сигналы в накапливающий сумматор 870 символов.

Из уравнения (4) следует, что демодулированный символ I_DEM можно генерировать путем умножения символа I_DEC данных на символ P_I синфазной составляющей пилот-сигнала в блоке 860а умножения, умножения символа Q_DEC данных на символ P_Q квадратурной составляющей пилот-сигнала в блоке 860b умножения и суммирования результатов, получаемых из блоков 860а и 860b умножения, в сумматоре 866. Аналогично, из уравнения (5) следует, что демодулированный символ Q_DEM можно генерировать путем умножения символа I_DEC данных на символ P_Q квадратурной составляющей пилот-сигнала в блоке 860а умножения, умножения символа Q_DEC данных на символ P_I синфазной составляющей пилот-сигнала в блоке 860b умножения, инвертирования результата, получаемого из блока 860а умножения, и суммирования результата, получаемого из блока 860b умножения, c инвертированным результатом, получаемым из логического элемента 864 «ИСКЛЮЧАЮЩЕЕ ИЛИ», в сумматоре 866. Таким образом, для формирования демодулированного символа Q_DEM мультиплексоры 856а и 856b перекачивают символы P_I и P_Q составляющих пилот-сигнала, выдаваемые в блоки 860а и 860b умножения, а логический элемент 864 «ИСКЛЮЧАЮЩЕЕ ИЛИ» инвертирует результат, получаемый из блока 860а умножения.

На фиг.8С также показана блок-схема конкретного варианта осуществления накапливающего сумматора 870 символов. Демодулированные символы I_DEM и Q_DEM из блока 850 демодуляции пилот-сигналом выдаются последовательно в сумматор 872. Символы I_PRE и Q_PRE, получаемые в результате предыдущих вычислений, извлекаются (например, попарно) из блока 234 буферизации и обращенного перемежения и выдаются в регистр-фиксатор 874. Мультиплексор 876, подключенный к регистру-фиксатору 874, выбирает либо символ I_PRE, либо символ Q_PRE, для выдачи в логический элемент 878 «И». Логический элемент 878 «И» также получает управляющий сигнал FIRST, который обнуляет выходной сигнал из логического элемента 878 «И», если не должно осуществляться накопление символов. Выходной сигнал из логического элемента 878 «И» выдается в сумматор 872 и суммируется с получаемым символом I_DEM или Q_DEM. Выходной сигнал из сумматора 872 представляет собой накопленный (т.е. обработанный) символ I_PRO или Q_PRO, который выдается обратно в блок 234 буферизации и обратного перемежения.

На фиг.9 представлена блок-схема конкретного варианта осуществления находящегося в блоке 230 обработки данных накапливающего сумматора 526, который можно использовать для обработки данных трафика, опорного пилот-сигнала и других данных сигнализации. В терминале пользователя накапливающий сумматор 526 можно использовать для поиска копий принимаемого сигнала, имеющих высокий уровень, для восстановления опорного пилот-сигнала, для извлечения бита управления мощностью и т.п. На базовой станции накапливающий сумматор 526 можно использовать для выполнения вышеупомянутых функций, а также можно использовать для обработки другой информации сигнализации, например, такой как сообщение запроса данных управления скоростью передачи данных (DRC (УСПД)).

В конкретном варианте осуществления, показанном на фиг.9, коррелированные синфазные и квадратурные выборки I_COR и Q_COR из коррелятора 522 выдаются в группу из восьми демаскирующих и суммирующих с накоплением элементов 910а-910h. В рамках объема притязаний изобретения возможно использование и другого количества демаскирующих и суммирующих с накоплением элементов 910. В каждом демаскирующем и суммирующем с накоплением элементе 910 коррелированные синфазные и квадратурные выборки I_COR и Q_COR выдаются в логический элемент 912 «ИСКЛЮЧАЮЩЕЕ ИЛИ», который также получает символ Уолша из генератора 914 Уолша. Генератор 914 Уолша можно запрограммировать на формирование конкретного символа Уолша, загружая соответствующий код Уолша в связанный с этим генератором регистр-фиксатор 916. Таким образом, восемь демаскирующих и суммирующих с накоплением элементов 910а-910h можно запрограммировать на выполнение демаскирования в некотором конкретном блоке выборок I_COR и Q_COR с помощью восьми разных символов Уолша.

В прямой линии связи можно использовать один демаскирующий элемент для обработки данных управления мощностью. В обратной линии связи можно использовать восемь демаскирующих элементов для демодуляции данных управления скоростью передачи данных (DRC (УСПД)) и осуществления быстрого преобразования Адамара в виде прямого преобразования Фурье (DFT (ППФ)), т.е. преобразования, не являющегося быстрым.

В каждом демаскирующем и суммирующем с накоплением элементе 910 логический элемент 912 «ИСКЛЮЧАЮЩЕЕ ИЛИ» осуществляет демаскирование выборок данных с помощью символа Уолша и выдает демаскированные выборки на один вход мультиплексора 922. На другой вход мультиплексора 922 поступают соответствующие коррелированные выборки (т.е. I_COR1, I_COR2, Q_COR1 или Q_COR2) из коррелятора 522. В зависимости от конкретной решаемой задачи мультиплексор 922 выдает либо демаскированные выборки из логического элемента 912 «ИСКЛЮЧАЮЩЕЕ ИЛИ», либо коррелированные выборки в сумматор 924. Сумматор 924 также получает ранее зафиксированную выборку из логического элемента 926 «И», суммирует получаемые выборки и выдает накопленный выходной сигнал в первую группу регистров 928а и 928b (соединенных последовательно) и вторую группу регистров 930а и 930b (тоже соединенных последовательно). Зафиксированный выходной сигнал регистра-фиксатора 928b и управляющий сигнал FLUSH поступают на входы логического элемента 926 «И», который выдает нулевое значение в сумматор 924, если управляющий сигнал FLUSH имеет низкий уровень, и выдает зафиксированный выходной сигнал из регистра-фиксатора 930b, если управляющий сигнал FLUSH имеет высокий уровень. Зафиксированный выходной сигнал из регистра-фиксатора 930b представляет собой накопленный символ и выдается на один вход мультиплексора 940.

Мультиплексор 940 получает накопленные символы из всех восьми демаскирующих и суммирующих с накоплением элементов 910а-910h и выдает полученные символы в регистр-фиксатор 942, который также соединен с шиной 510 данных. После этого накопленные символы извлекаются из регистра-фиксатора 942 контроллером 240.

Как показано на фиг.9, коррелированные синфазные и квадратурные выборки I_COR и Q_COR также поступают в блок 952 возведения в квадрат в демаскирующем и суммирующем с накоплением элементе 910b. Блок 952 возведения в квадрат возводит полученные выборки в квадрат и выдает возведенные в квадрат выборки на первый вход мультиплексора 954, который также получает демаскированные выборки из логического элемента 912b «ИСКЛЮЧАЮЩЕЕ ИЛИ». Затем мультиплексор 954 выдает в мультиплексор 922b либо возведенные в квадрат выборки, либо демаскированные выборки, в зависимости от управляющего сигнала SQUARE. Блок 952 возведения в квадрат поддерживает вычисление оценки отношения энергий несущей пилот-сигнала и помехи, а эта оценка используется для оценивания качества линии передачи сигналов.

Накапливающий сумматор 526 можно запрограммировать на решение ряда задач. Например, накапливающий сумматор 526 можно запрограммировать на одновременное демаскирование до восьми разных каналов. В варианте осуществления, изображенном на фиг.9, коррелированные синфазные и квадратурные выборки I_COR и Q_COR выдаются в каждый демаскирующий и суммирующий с накоплением элемент 910 при осуществлении мультиплексирования с разделением времени (т.е. в таком порядке: I_COR, Q_COR, I_COR, Q_COR и так далее). Оба регистра-фиксатора 928а и 928b в первой группе регистров-фиксаторов поддерживают суммирование с накоплением синфазных и квадратурных выборок I_COR и Q_COR, мультиплексированных с разделением времени.

Накапливающий сумматор 526 также можно запрограммировать на оказание помощи в поиске копий принимаемого сигнала, имеющих высокий уровень. Например, накапливающему сумматору 526 можно придать конфигурацию, обеспечивающую суммирование с накоплением векторов I, Q для различных сдвигов в каждом из восьми накапливающих сумматоров для последующего возведения в квадрат. Если опорный пилот-сигнал маскируется с помощью кода Уолша, равного нулю, то демаскирование в приемном устройстве не является обязательным. В изображенном варианте осуществления накапливающий сумматор 526 можно запрограммировать на одновременную обработку до четырех различных временных сдвигов, каждый из которых обрабатывается соответствующей парой демаскирующих и суммирующих с накоплением элементов 910.

В некоторых вариантах осуществления предусмотрен микроконтроллер 232 для решения задач, поставленных контроллеру 240, и для руководства работой различных элементов приемного устройства 200 с целью решения поставленных задач. Каждую задачу можно охарактеризовать как включающую в себя некоторую последовательность этапов работы или некоторое количество других задач. Например, задача может быть поставлена с целью обработки некоторого конкретного сигнала многолучевого распространения с некоторым конкретным временным сдвигом, поиска некоторой копии сигнала, имеющей высокий уровень, в некотором конкретном временном окне и т.п. Задачу поиска можно решить, предписывая коррелятору 522 и накапливающему сумматору 526 осуществление корреляции пилот-сигнала на протяжении конкретного временного интервала (например, длительностью 96 элементарных посылок) при точно заданном псевдослучайном сдвиге. Может быть также поставлена задача обработки всех выделенных сигналов многолучевого отражения с целью поиска копий сигналов, имеющих высокий уровень, при многочисленных временных сдвигах, и т.п. В одном варианте осуществления микроконтроллер 232 задает нужный конечный автомат задачи для каждой полученной задачи и поддерживает этот конечный автомат задачи на протяжении ее решения. В зависимости от конкретной обрабатываемой задачи микроконтроллер 232 также может задать один или несколько дополнительных конечных автоматов задачи для некоторой задачи более низкого иерархического уровня. Микроконтроллеру 232 можно придать конфигурацию, обеспечивающую информирование контроллера 240 о завершении решения какой-либо конкретной задачи.

Обработка, проводимая в процессе решения задач поиска, задач обработки данных, задач обработки сигнализации и других задач, описана подробнее в нижеуказанных патентах и заявках на патенты, причем все они переуступлены обладателю прав на настоящее изобретение во всей их полноте:

1) патенты США №№ 5644591 и 5805648, оба имеющие название “METHOD AND APPARATUS FOR PERFORMING SEARCH ACQUISITION IN A CDMA COMMUNICATION SYSTEM” («Способ и устройство для осуществления сбора информации при поиске в системе связи МДКР»);

2) патент США № 5867527, имеющий название “METHOD OF SEARCHING FOR A BURSTY SIGNAL” («Способ поиска сигнала пакетной передачи»);

3) патент США № 5764687 под названием “MOBILE DEMODULATOR ARCHITECTURE FOR A SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM” («Архитектура демодулятора подвижной станции для системы связи множественного доступа с расширенным спектром сигналов»);

4) патент США № 5577022 под названием “PILOT SIGNAL SEARCHING TECHNIQUE FOR A CELLULAR COMMUNICATIONS SYSTEM” («Способ поиска с помощью пилот-сигнала для сотовой системы связи»);

5) патент США № 5654979 под названием “CELL SITE DEMODULATION ARCHITECTURE FOR A SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEMS” («Архитектура демодуляции в узлах сотовой связи для систем связи множественного доступа с расширенным спектром сигналов»);

6) заявка № 08/987172 на патент США под названием “MULTI CHANNEL DEMODULATOR” («Многоканальный демодулятор»), поданная 9 декабря 1997 г., сейчас патент США № 6639906, выданный 28 октября 2003 г.; и

7) заявка № 08/283010 на патент США под названием “PROGRAMMABLE MATCHED FILTER SEARCHER” («Программируемый искатель согласованного фильтра»), поданная 31 марта 1999 г., сейчас патент США № 6363108, выданный 26 марта 2002.

На фиг.10 представлена блок-схема конкретного варианта осуществления микроконтроллера 232, который может быть использован для управления работой элементов (например, буфера 224 и блока 230 обработки данных) приемного устройства 200. Микроконтроллер 232 включает в себя контроллер 1012 установления последовательности, подключенный к счетчику 1014 и к регистрам-фиксаторам 1016а и 1016b. Счетчик 1014 и регистр-фиксатор 1016а также подключены к регистрам-фиксаторам 1016с и 1016d соответственно, которые также подключены к шине 510 данных.

Регистр-фиксатор 1016b запоминает состояние микроконтроллера 232 и может быть встроен в контроллер 1012 установления последовательности. Регистр-фиксатор 1016d получает из шины 510 данных слово, описывающее задачу, поставленную контроллером 240. Регистр-фиксатор1016с получает из шины 510 данных одно или несколько значений параметров, используемых для решения поставленной задачи. Такие значения параметров могут задавать, например, промежуток времени, на протяжении которого должна выполняться функция поиска. Во время решения задачи счетчик 1014 осуществляет обратный отсчет выделенного промежутка времени и выдает в контроллер 1012 установления последовательности сигнал, указывающий конец упомянутого промежутка времени.

В одном варианте осуществления для упрощения конструкции и уменьшения сложности и стоимости схем контролер 1012 установления последовательности реализуют на комбинаторной логике. Комбинаторная логика обеспечивает подходящие управляющие сигналы, которые руководят работой различных элементов, находящихся в приемном устройстве 200, например, таких как буфер 224, коррелятор 522, блок 524 демодуляции и объединения символов, накапливающий сумматор 526 и блок 234 буферизации и обращенного перемежения. Управляющие сигналы последовательно проходят через различные функциональные блоки и управляют буферами и элементами для обработки, обеспечивая решение поставленной задачи. Например, управляющие сигналы управляют различными мультиплексорами, показанными на фиг.6С (например, мультиплексорами 612, 622 и 546), с целью выбора надлежащих входных сигналов, подаваемых в мультиплексоры, выходные сигналы которых должны подаваться в буфер 224 и блок 234 буферизации и обращенного перемежения. Контроллер 102 установления последовательности также руководит работой различных генераторов 512 и 542 адресов с целью формирования требуемых адресов.

На фиг.11А представлена временная диаграмма обработки выборок данных блоком 230 обработки данных для случая нулевого временного сдвига. В этом примере для каждого периода продолжительностью в элементарную посылку имеются две выборки данных, а каждая выборка данных имеет четыре бита разрешения. Для каждой операции считывания тридцати двух битов из буфера 224 можно извлекать либо 16 комплексных синфазных псевдослучайных (IPN) и квадратурных псевдослучайных (QPN) выборок для периода продолжительностью 8 элементарных посылок, либо четыре комплексных выборки данных для периода продолжительностью 2 элементарные посылки.

В первом цикле синхронизации псевдослучайные выборки для восьми элементарных посылок выбираются из буфера 224 и выдаются в регистр-фиксатор 732 (см. фиг.7А) в корреляторе 522. Во втором цикле синхронизации выборки данных для первых двух элементарных посылок, соответствующие временным сдвигам 0,0, 0,5, 1,0 и 1,5, извлекаются из буфера 224 и фиксируются регистрами-фиксаторами 712а, 712b, 712c и 712d соответственно. В третьем цикле синхронизации выборки, находящиеся в регистрах-фиксаторах 712, повторно фиксируются регистрами-фиксаторами 714, а выборки данных для следующих двух элементарных посылок, соответствующие временным сдвигам 2,0, 2,5, 3,0 и 3,5, извлекаются из буфера 224 и фиксируются регистрами-фиксаторами 712а, 712b, 712c и 712d соответственно. В четвертом цикле синхронизации выборки данных для первой элементарной посылки, соответствующие временным сдвигам 0,0 и 0,5, соответственно коррелируются блоками 720а и 720b умножения, находящимися в корреляторе 522. В пятом цикле синхронизации коррелятор 522 простаивает. В шестом цикле синхронизации выборки данных для второй элементарной посылки, соответствующие временным сдвигам 1,0 и 1,5, коррелируются блоками 720с и 720d соответственно. Обработка, проводимая в течение циклов синхронизации с седьмого по десятый, аналогична обработке, проведенной в течение циклов синхронизации с третьего по шестой. Далее обработка продолжается аналогичным образом до тех пор, пока не потребуется нахождение и извлечение следующей группы псевдослучайных выборок.

На фиг.11В представлена временная диаграмма обработки выборок данных блоком 230 обработки данных для случая временного сдвига, составляющего 1,5. В одном варианте осуществления выборки данных извлекаются из буфера 224, начиная с четных индексов элементарных посылок (например, 0, 2, 4 и т.п.). Таким образом, временной сдвиг для некоторого конкретного сигнала многолучевого распространения можно разделить на целую часть и дробную часть. Целая часть указывает конкретный четный индекс элементарной посылки, с которого начинается извлечение выборок данных. Дробная часть показывает конкретный сдвиг на половину элементарной посылки в извлекаемых выборках данных.

Как показано на фиг.11В, выборки псевдослучайных последовательностей и выборки данных извлекаются из буфера 224 аналогично случаю, когда временной сдвиг равен нулю. Однако в третьем цикле синхронизации обработка данных проводится над выборками данных, соответствующими временному сдвигу 1,5. Более конкретно, выборки данных при временных сдвигах 1,5 и 2,0 соответственно коррелируются блоками 720d и 720a умножения. Точно так же в пятом цикле синхронизации выборки данных при временных сдвигах 2,5 и 3,0 соответственно коррелируются блоками 720b и 720c умножения. Затем обработка данных протекает аналогично вышеописанной процедуре.

Вышеописанное приемное устройство можно с выгодой использовать в терминале пользователя или на базовой станции системы связи. Обработка сигналов может быть разной для прямой и обратной линий связи, а в типичном случае зависит от конкретного реализуемого стандарта или системы МДКР. Кроме того, терминал пользователя в типичном случае должен обрабатывать одну передачу от одной базовой станции или избыточные передачи от многочисленных базовых станций, тогда как базовая станция в типичном случае должна одновременно обрабатывать многочисленные (и отличающиеся друг от друга) передачи от многочисленных терминалов пользователей. Таким образом, приемное устройство в типичном случае разрабатывается специально для конкретной прикладной системы, в которой оно используется.

Элементы, описанные выше как входящие в состав приемного устройства 200 (например, генератор 220 адресов, входной интерфейс 222 данных, буфер 224, блок 230 обработки данных, микроконтроллер 232, контроллер 240, и т.п.), могут быть реализованы в одной или нескольких интегральных схемах прикладной ориентации (ASIC), а также в одном или нескольких процессорах цифровых сигналов, контроллерах, микроконтроллерах, других электронных блоках, предназначенных для выполнения функций, рассмотренных в данном описании, или некоторой совокупности перечисленных средств. Буфер 224 и блок 234 буферизации и обратного перемежения можно реализовать в виде одного или нескольких оперативных запоминающих устройств (ОЗУ), динамических ОЗУ (ДОЗУ), разновидностей флэш-памяти или устройств, являющихся воплощением других принципов создания технических средств памяти. Кроме того, буфер 224 и блок 234 буферизации и обратного перемежения также можно реализовать в рамках той же интегральной схемы, которая используется для реализации других элементов приемного устройства 200.

Для ясности многие аспекты и варианты осуществления изобретения преднамеренно описаны в контексте передачи данных по прямой линии связи в системе МДКР ВСПД. Однако изобретение можно также применить для передачи данных по обратной линии связи и для других систем связи (например, системы МДКР, соответствующей стандарту IS-95, системы МДКР, соответствующей стандарту Ш-МДКР, и т.п.).

Вышеизложенное описание предпочтительных вариантов осуществления изобретения представлено для того, чтобы обеспечить специалисту в данной области техники возможность воспроизвести или использовать настоящее изобретение. Для специалистов в данной области техники будет очевидно, что в рамках объема притязаний изобретения возможно внесение различных изменений в упомянутые варианты осуществления и что обобщенные принципы, охарактеризованные в данном описании, могут быть применены к другим вариантам осуществления. Таким образом, не следует считать настоящее изобретение сводящимся к вышеописанным вариантам осуществления, а нужно толковать его в самом широком смысле в соответствии с принципами и новыми признаками, приведенными выше.

Изобретение относится к радиосвязи и может быть использовано в приемном устройстве. Устройство для обработки принимаемых сигналов содержит первое средство, которое принимает и хранит выборки, преобразованные в цифровую форму, при конкретной частоте следования выборок, и второе средство, которое извлекает сегменты выборок, преобразованных в цифровую форму, из первого буфера и обрабатывает извлеченные сегменты с помощью некоторого конкретного набора значений параметров, причем частота тактового сигнала обработки второго средства превышает частоту следования выборок. Многочисленные копии принимаемого сигнала можно обрабатывать путем извлечения и обработки многочисленных сегментов выборок, преобразованных в цифровую форму, из первого средства. В типичном случае приемное устройство также включает в себя буфер, который принимает и обрабатывает передаваемый сигнал для получения выборок, преобразованных в цифровую форму, процессор и контроллер, который ставит задачи для процессора данных. Технический результат - повышение эффективности обработки. 2 н. и 34 з.п. ф-лы, 19 ил.

1. Устройство для обработки принимаемых сигналов, содержащее:
первое средство для приема и сохранения цифровых выборок с конкретной частотой выборок, и
второе средство, связанное с первым средством, для извлечения из первого средства сегментов цифровых выборок и обработки извлеченных сегментов, используя конкретный набор значений параметров, причем второе средство функционирует на основе тактового сигнала обработки, имеющего частоту, превышающую частоту выборок,
при этом второе средство содержит коррелятор, обеспечивающий сжатие извлеченных сегментов цифровых выборок с использованием соответствующих сегментов псевдослучайных шумовых последовательностей сжатия для получения коррелированных выборок, причем коррелятор содержит интерполятор, предназначенный для приема и интерполирования сжатых выборок для формирования интерполированных выборок, которые выдаются в качестве коррелированных выборок, при этом интерполятор содержит одну или более пар масштабирующих элементов, каждый из которых предназначен для приема и масштабирования соответствующих сжатых выборок с использованием конкретного коэффициента усиления для формирования масштабированных выборок, и один или более сумматоров, каждый из которых соединен с соответствующей парой масштабирующих элементов и предназначен для приема и суммирования масштабированных выборок от пары масштабирующих элементов для формирования интерполированных выборок.

2. Устройство для обработки принимаемых сигналов в системе радиосвязи, содержащее
первое средство для приема и сохранения цифровых выборок с конкретной частотой выборок,
второе средство, связанное с первым средством, для извлечения сегментов цифровых выборок из первого средства и обработки каждого из извлеченных сегментов с использованием конкретного набора значений параметров, причем второе средство использует тактовый сигнал обработки, имеющий частоту, превышающую частоту выборок,
третье средство, связанное со вторым средством и предназначенное для диспетчеризации задач для второго средства и для обработки данных сигнализации от второго средства, и
четвертое средство, связанное с третьим средством и предназначенное для приема диспетчеризованных задач и для формирования набора управляющих сигналов для управления работой первого средства и второго средства для исполнения диспетчеризованных задач,
при этом четвертое средство включает в себя группу регистров-фиксаторов для фиксации диспетчеризованной задачи и одного или более значений параметров для применения в диспетчеризованной задаче, по меньшей мере, один счетчик, при этом каждый счетчик связан с соответствующим регистром-фиксатором и обеспечивает выдачу сигнала индикации на основе значения, сохраненного в регистре-фиксаторе, и контроллер установления последовательности, предназначенный для приема, по меньшей мере, одного сигнала индикации и диспетчеризованной задачи и для формирования набора управляющих сигналов.

3. Устройство по п.2, в котором третье средство обеспечивает обработку пилот-сигнала и временное слежение для каждого из обрабатываемых экземпляров сигнала.

4. Устройство по п.2, в котором третье средство обеспечивает обнаружение захвата каждого из обрабатываемых экземпляров сигнала.

5. Устройство по п.2, в котором третье средство обеспечивает слежение за частотой цифровых выборок.

6. Устройство по п.2, дополнительно содержащее средство для приема множества экземпляров сигнала для выдачи цифровых выборок.

7. Устройство по п.2, в котором второе средство содержит коррелятор, обеспечивающий сжатие извлеченных сегментов цифровых выборок с использованием соответствующих сегментов псевдослучайных шумовых последовательностей сжатия для получения коррелированных выборок.

8. Устройство по п.2, в котором второе средство дополнительно содержит блок демодуляции и объединения символов, связанный с коррелятором и предназначенный для приема и обработки коррелированных выборок для получения обработанных символов.

9. Устройство по п.8, в котором блок демодуляции объединения символов содержит элемент демаскирования, предназначенный для демаскирования коррелированных выборок с использованием одного или более каналообразующих кодов для получения демаскированных символов.

10. Устройство по п.9, в котором каналообразующие коды являются кодами Уолша, каждый из которых имеет длину, которая является программируемой и определяется одним из наборов значений параметров.

11. Устройство по п.9, в котором элемент демаскирования реализован в виде элемента быстрого преобразования Адамара (БПА), имеющего L каскадов.

12. Устройство по п.11, в котором элемент БПА обеспечивает прием и обработку синфазных и квадратурных коррелированных выборок в чередующихся тактовых циклах.

13. Устройство по п.11, в котором элемент БПА выполняет демаскирование с использованием одного или более символов Уолша длиной 1, 2, 4, 8, 16, 32, 64 или 128.

14. Устройство по п.9, в котором блок демодуляции и объединения символов дополнительно содержит демодулятор пилот-сигнала, связанный с элементом демаскирования и предназначенный для демодуляции демаскированных символов с использованием символов пилот-сигнала для получения демодулированных символов.

15. Устройство по п.14, в котором блок демодуляции и объединения символов дополнительно содержит накапливающий сумматор символов, связанный с демодулятором пилот-сигналом и обеспечивающий суммирование с накоплением демодулированных символов из множества экземпляров сигнала для получения обработанных символов.

16. Устройство по п.7, в котором второе средство дополнительно содержит накапливающий сумматор, связанный с коррелятором и предназначенный для приема и обработки коррелированных выборок для получения накопленных результатов.

17. Устройство по п.16, в котором накапливающий сумматор содержит множество элементов суммирования с накоплением, каждый из которых обеспечивает оценку пилот-сигнала для конкретного временного сдвига из различающихся временных сдвигов.

18. Устройство по п.16, в котором накапливающий сумматор выполнен с возможностью суммирования с накоплением коррелированных выборок в течение программируемого временного интервала для обеспечения оценок пилот-сигнала.

19. Устройство по п.8, в котором второе средство дополнительно содержит второй буфер, связанный с блоком демодуляции и объединения символов и выполненный с возможностью хранения обработанных символов.

20. Устройство по п.19, в котором второй буфер обеспечивает вывод обработанных символов в последующий элемент обработки сигнала в порядке вывода, отличающемся от порядка ввода для обеспечения обращенного перемежения обработанных символов.

21. Устройство по п.20, в котором второй буфер содержит, по меньшей мере, две секции, при этом одна секция предназначена для хранения обработанных символов для текущего обрабатываемого пакета, а другая секция предназначена для хранения обработанных символов предыдущего обработанного пакета, подлежащих выдаче в последующий элемент обработки сигнала.

22. Устройство по п.7, в котором коррелятор содержит группу из К блоков умножения, предназначенных для одновременного сжатия групп, каждая из которых содержит до К комплексных цифровых выборок.

23. Устройство по п.22, в котором коррелятор дополнительно содержит группу из К сумматоров, связанных с упомянутой группой из К блоков умножения, причем каждый сумматор предназначен для приема и суммирования пар выборок из двух блоков умножения.

24. Устройство по п.7, в котором коррелятор содержит интерполятор, предназначенный для приема и интерполирования сжатых выборок для формирования интерполированных выборок, которые выдаются в качестве коррелированных выборок.

25. Устройство по п.2, в котором третье средство обеспечивает реализацию синхронизированного конечного автомата для каждого обрабатываемого экземпляра сигнала.

26. Устройство по п.25, в котором каждый реализуемый синхронизированный конечный автомат включает в себя контур временного слежения, предназначенный для отслеживания перемещения обрабатываемого экземпляра сигнала.

27. Устройство по п.2, в котором третье средство обеспечивает прием тактирующего сигнала и инициирование обработки сегментов цифровых выборок в ответ на принятый тактирующий сигнал.

28. Устройство по п.27, в котором тактирующий сигнал генерируется на основании значения сравнения, выдаваемого контроллером.

29. Устройство по п.27, в котором тактирующий сигнал указывает на конкретное количество цифровых выборок, сохраненных в первом буфере.

30. Устройство по п.2, в котором слово из 32 битов или более записывается или считывается в первом средстве при каждом доступе.

31. Устройство по п.2, в котором первое средство выполнено с возможностью хранения двух или более пакетов цифровых выборок.

32. Устройство по п.2, в котором первое средство выполнено с дополнительной возможностью хранения псевдослучайных шумовых выборок.

33. Устройство по п.2, в котором тактовый сигнал обработки имеет частоту, по меньшей мере, в десять раз превышающую частоту выборок, причем частота выборок асинхронна относительно тактового сигнала обработки.

34. Устройство по п.2, дополнительно содержащее пятое средство, связанное с первым средством, причем пятое средство предназначено для приема цифровых выборок, отбрасывания необязательных выборок и компоновки выборок в слова для обеспечения эффективного сохранения в первом средстве.

35. Устройство по п.2, в котором четвертое средство предназначено для реализации конечного автомата для каждой обрабатываемой задачи.

36. Устройство по п.2, в котором, по меньшей мере, одно из значений параметров является программируемым.