КАСКОДНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ Российский патент 2012 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, SiGe-операционных усилителях, СВЧ-усилителях, компараторах, непрерывных стабилизаторах напряжения и т.п.).

В современной микроэлектронике находят применение классические каскодные дифференциальные операционные усилители (КДУ) с двумя резисторами в коллекторной цепи входных транзисторов и выходными эмиттерными повторителями [1-13]. Данная архитектура является основой широкого класса аналоговых и цифровых устройств и является базовой как для существующих, так и для новых технологий.

Наиболее близким по технической сущности к заявляемому устройству является входной дифференциальный каскад в устройстве по патенту US 6.262.628, fig.14В (или US 5.568.092, fig.1).

Существенный недостаток известного ДУ, архитектура которого присутствует также в других усилительных каскадах [1-13], состоит в том, что при ограничениях на напряжение питания (E_п), характерных для SiGe технологических процессов (E_п≤2,0÷2,5 В), его коэффициент усиления по напряжению (K_у) получается небольшим (K_уmax=10÷20). В первую очередь это обусловлено ограничениями на сопротивления резисторов коллекторной нагрузки, которые из-за малых E_п не могут выбираться высокоомными. Поэтому для повышения K_у применяются так называемые динамические нагрузки (ДН), например, на биполярных транзисторах, которые требуют для обеспечения своего линейного режима работы «потери» статического напряжения U_ДН=0,8÷1,6 В между источником питания и выходом ДН. Причем численные значения U_ДН равны 0,8 В для простейших динамических нагрузок, имеющих, к сожалению, невысокое выходное сопротивление:

где U_Эрли - напряжение Эрли выходного p-n-p транзистора ДН;

I_э=I₀ - статический ток эмиттера p-n-p выходного транзистора ДН.

Для интегральных транзисторов U_Эрли=20÷30 В. Следовательно, при I₀=1 мА применение классических динамических нагрузок не позволяет получить высокие значения K_у. Более высокие выходные сопротивления R_ДН реализуются в токовых зеркалах Вильсона или каскодных схемах токовых зеркал. Однако они работают только в том случае, когда статическое напряжение между выводами такой динамической нагрузки более чем 2U_эб≥1,6 В. При низковольтном питании это не приемлемо. Кроме этого не все техпроцессы (например, внедряемый в России SGB25VD) допускают использование p-n-p транзисторов. Для других, например, радиационно-стойких технологий (НПО «Интеграл» г.Минск) применение p-n-p транзисторов не рекомендуется в условиях радиационного воздействия на микроэлектронное изделие.

Таким образом, при малых напряжениях питания, а особенно в тех случаях, когда требуется получить более менее значительные амплитуды выходного напряжения, известные схемотехнические решения ДУ не эффективны.

Основная задача предлагаемого изобретения состоит в повышении предельных значений коэффициента усиления по напряжению ДУ при низковольтном питании.

Поставленная задача решается тем, что в каскодном дифференциальном усилителе (фиг.1), содержащем первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с первым 3 источником питания через первый 4 токостабилизирующий двухполюсник, первый 5 вспомогательный транзистор, эмиттер которого соединен с коллектором первого 1 входного транзистора, коллектор соединен с базой первого 6 выходного транзистора и через первый 7 резистор коллекторной нагрузки соединен со вторым 8 источником питания, второй 9 вспомогательный транзистор, эмиттер которого соединен с коллектором второго 2 входного транзистора, коллектор соединен с базой второго 10 выходного транзистора и через второй 11 резистор коллекторной нагрузки связан со вторым 8 источником питания, вспомогательный источник напряжения 12, соединенный с базами первого 5 и второго 9 вспомогательных транзисторов, второй 13 токостабилизирующий двухполюсник, включенный между выходом 14 устройства, связанным с эмиттером второго 10 выходного транзистора и первым 3 источником питания, третий 15 токостабилизирующий двухполюсник, включенный между эмиттером первого 6 выходного транзистора и первым 3 источником питания, причем коллекторы первого 6 и второго 10 выходных транзисторов подключены ко второму 8 источнику питания, предусмотрены новые элементы и связи - в схему введен первый 16 и второй 17 дополнительные входные транзисторы, а также третий 18 и четвертый 19 вспомогательные транзисторы, эмиттеры первого 16 и второго 17 дополнительных входных транзисторов соединены с эмиттерами первого 1 и второго 2 входных транзисторов, коллектор второго 17 дополнительного входного транзистора подключен ко второму 8 источнику питания, коллектор первого 16 дополнительного входного транзистора соединен с коллектором первого 1 входного транзистора, базы первого 16 и второго 17 дополнительных входных транзисторов связаны с соответствующими базами первого 1 и второго 2 входных транзисторов, эмиттер первого 6 выходного транзистора связан с базой четвертого 19 вспомогательного транзистора, коллектор четвертого 19 вспомогательного транзистора подключен к эмиттеру второго 9 вспомогательного транзистора, эмиттеры третьего 18 и четвертого 19 вспомогательных транзисторов объединены и связаны с первым 3 источником питания через четвертый 20 токостабилизирующий двухполюсник, база третьего 18 вспомогательного транзистора соединена с эмиттером первого 5 вспомогательного транзистора, а коллектор третьего 18 вспомогательного транзистора подключен ко второму 8 источнику питания.

На фиг.1 показана схема ДУ-прототипа.

Схема заявляемого устройства, соответствующего п.1 формулы изобретения, показана на фиг.2.

На фиг.3 показана схема КДУ в соответствии с п.2 формулы изобретения.

На фиг.4 представлена схема ДУ-прототипа (фиг.1) в среде компьютерного моделирования Cadence на моделях SiGe интегральных транзисторов, а на фиг.5 - заявляемого КДУ (фиг.2).

График фиг.6 характеризует частотную зависимость коэффициента усиления по напряжению (K_у) сравниваемых КДУ фиг.4 и 5.

Каскодный дифференциальный усилитель (фиг.2) содержит первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с первым 3 источником питания через первый 4 токостабилизирующий двухполюсник, первый 5 вспомогательный транзистор, эмиттер которого соединен с коллектором первого 1 входного транзистора, коллектор соединен с базой первого 6 выходного транзистора и через первый 7 резистор коллекторной нагрузки соединен со вторым 8 источником питания, второй 9 вспомогательный транзистор, эмиттер которого соединен с коллектором второго 2 входного транзистора, коллектор соединен с базой второго 10 выходного транзистора и через второй 11 резистор коллекторной нагрузки связан со вторым 8 источником питания, вспомогательный источник напряжения 12, соединенный с базами первого 5 и второго 9 вспомогательных транзисторов, второй 13 токостабилизирующий двухполюсник, включенный между выходом 14 устройства, связанным с эмиттером второго 10 выходного транзистора и первым 3 источником питания, третий 15 токостабилизирующий двухполюсник, включенный между эмиттером первого 6 выходного транзистора и первым 3 источником питания, причем коллекторы первого 6 и второго 10 выходных транзисторов подключены ко второму 8 источнику питания. В схему введен первый 16 и второй 17 дополнительные входные транзисторы, а также третий 18 и четвертый 19 вспомогательные транзисторы, эмиттеры первого 16 и второго 17 дополнительных входных транзисторов соединены с эмиттерами первого 1 и второго 2 входных транзисторов, коллектор второго 17 дополнительного входного транзистора подключен ко второму 8 источнику питания, коллектор первого 16 дополнительного входного транзистора соединен с коллектором первого 1 входного транзистора, базы первого 16 и второго 17 дополнительных входных транзисторов связаны с соответствующими базами первого 1 и второго 2 входных транзисторов, эмиттер первого 6 выходного транзистора связан с базой четвертого 19 вспомогательного транзистора, коллектор четвертого 19 вспомогательного транзистора подключен к эмиттеру второго 9 вспомогательного транзистора, эмиттеры третьего 18 и четвертого 19 вспомогательных транзисторов объединены и связаны с первым 3 источником питания через четвертый 20 токостабилизирующий двухполюсник, база третьего 18 вспомогательного транзистора соединена с эмиттером первого 5 вспомогательного транзистора, а коллектор третьего 18 вспомогательного транзистора подключен ко второму 8 источнику питания.

На фиг.3, в соответствии с п.2 формулы изобретения, в качестве второго 10 выходного транзистора используется составной транзистор, содержащий биполярный транзистор 21, в эмиттерную цепь которого включены согласующие p-n-переходы 22.

В соответствии с п.3 формулы изобретения, в качестве второго 10 выходного транзистора КДУ, фиг.3, может использовать полевой транзистор с изолированным затвором. При этом отпадает необходимость прменения согласующих p-n-переходов 22.

Рассмотрим работу ДУ фиг.2 на переменном токе.

Положительное изменение входного напряжения (u_вх) приводит к изменению эмиттерных токов транзисторов 1, 16 и 2, 17:

где - сопротивление эмиттерного перехода i-го транзистора при статическом эмиттерном токе I_эi=I₀;

φ_т≈25 мВ - температурный потенциал.

Причем суммарное изменение токов общей эмиттерной цепи КДУ i_эΣ=i_э1+i_э16=i_э17+i_э2.

Приращения i_э1, i_э16 и i_э2 передаются с единичным коэффициентом передачи через транзисторы 5 и 9 в резисторы коллекторной нагрузки 7 и 11

где r_э=r_э1≈r_э2≈r_э16≈r_э17;

i₁₉ - приращение коллекторного тока транзистора 19, вызванное изменением напряжения на первом 7 резисторе коллекторной нагрузки, причем

где r_э18, r_э19 - дифференциальные сопротивления эмиттерных переходов транзисторов 18 и 19;

S_1-16 - крутизна усиления сигнала от цепи базы транзистора 1 до базы транзистора 6, причем

где r_э1, r_э2 - дифференциальные сопротивления эмиттерных переходов первого 1 и второго 2 входных транзисторов.

Поэтому ток в резисторе 11 (i_R1=i_к2+i_к19)

В этой связи коэффициент усиления по напряжению КДУ, фиг.2

В КДУ-прототипе

Следовательно, выигрыш по K_у, который дает предлагаемое техническое решение

то есть N_к>>1.

Данные теоретические выводы подтверждаются результатами компьютерного моделирования (фиг.6), которые показывают, что предлагаемый усилитель имеет более чем в 10 раз лучшее усиление.

Таким образом, в предлагаемом КДУ, фиг.2, при низкоомных резисторах коллекторной нагрузки 7 и 11 реализуются более высокие значения коэффициента усиления по напряжению.

Заявляемая схема особенно перспективна для использования в микроэлектронных SiGe изделиях СВЧ устройств.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патентная заявка США 2010/007419, fig.3.

2. Патент США №7737783.

3. Патент США №5568092, fig.1.

4. Патент США №6100759, fig.3.

5. Патентная заявка США 2002/0093380, fig.1.

6. Патентная заявка США 2009/0195312, fig.1.

7. Патент США №3541465, fig.3.

8. Патент США №5440271.

9. Патент США №6262628, fig.14В.

10. Патентная заявка США 2006/0181347, fig.2.

11. Патентная заявка США 2006/0044064, fig.2.

12. Патент США №6011431, fig.3.

13. Патент Англии GB 1520085, fig.2.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов в структуре аналоговых микросхем различного функционального назначения. Технический результат заключается в повышении предельных значений коэффициента усиления по напряжению ДУ при низковольтном питании. Каскодный дифференциальный усилитель содержит первый и второй входные транзисторы, первый и второй дополнительные входные транзисторы, с первого по четвертый вспомогательные транзисторы, с первого по четвертый стабилизирующие двухполюсники, первый и второй резисторы коллекторной нагрузки, первый и второй выходные транзисторы. 2 з.п. ф-лы, 6 ил.

1. Каскодный дифференциальный усилитель, содержащий первый (1) и второй (2) входные транзисторы, эмиттеры которых соединены с первым (3) источником питания через первый (4) токостабилизирующий двухполюсник, первый (5) вспомогательный транзистор, эмиттер которого соединен с коллектором первого (1) входного транзистора, коллектор соединен с базой первого (6) выходного транзистора и через первый (7) резистор коллекторной нагрузки соединен со вторым (8) источником питания, второй (9) вспомогательный транзистор, эмиттер которого соединен с коллектором второго (2) входного транзистора, коллектор соединен с базой второго (10) выходного транзистора и через второй (11) резистор коллекторной нагрузки связан со вторым (8) источником питания, вспомогательный источник напряжения (12), соединенный с базами первого (5) и второго (9) вспомогательных транзисторов, второй (13) токостабилизирующий двухполюсник, включенный между выходом (14) устройства, связанным с эмиттером второго (10) выходного транзистора и первым (3) источником питания, третий (15) токостабилизирующий двухполюсник, включенный между эмиттером первого (6) выходного транзистора и первым (3) источником питания, причем коллекторы первого (6) и второго (10) выходных транзисторов подключены ко второму (8) источнику питания, отличающийся тем, что в схему введен первый (16) и второй (17) дополнительные входные транзисторы, а также третий (18) и четвертый (19) вспомогательные транзисторы, эмиттеры первого (16) и второго (17) дополнительных входных транзисторов соединены с эмиттерами первого (1) и второго (2) входных транзисторов, коллектор второго (17) дополнительного входного транзистора подключен ко второму (8) источнику питания, коллектор первого (16) дополнительного входного транзистора соединен с коллектором первого (1) входного транзистора, базы первого (16) и второго (17) дополнительных входных транзисторов связаны с соответствующими базами первого (1) и второго (2) входных транзисторов, эмиттер первого (6) выходного транзистора связан с базой четвертого (19) вспомогательного транзистора, коллектор четвертого (19) вспомогательного транзистора подключен к эмиттеру второго (9) вспомогательного транзистора, эмиттеры третьего (18) и четвертого (19) вспомогательных транзисторов объединены и связаны с первым (3) источником питания через четвертый (20) токостабилизирующий двухполюсник, база третьего (18) вспомогательного транзистора соединена с эмиттером первого (5) вспомогательного транзистора, а коллектор третьего (18) вспомогательного транзистора подключен ко второму (8) источнику питания.

2. Каскодный дифференциальный усилитель по п.1, отличающийся тем, что в качестве второго (10) выходного транзистора используется составной транзистор, содержащий биполярный транзистор (21), в эмиттерную цепь которого включены согласующие p-n переходы (22).

3. Каскодный дифференциальный усилитель по п.1, отличающийся тем, что в качестве второго (10) выходного транзистора используется полевой транзистор с изолированным затвором.