ИНТЕГРИРУЮЩЕЕ УСТРОЙСТВО СИНХРОНИЗАЦИИ Российский патент 2014 года по МПК H02M1/00 H02M1/08 

Изобретение относится к области преобразовательной техники и может использоваться в системах управления тиристорными выпрямителями, выполненными по трехфазной нулевой или мостовой схемах.

Известно устройство синхронизации (Комплектные тиристорные электроприводы. Справочник. / Под ред. В.М. Перельмуттера. - М.: Энергоиздат, 1988, стр.66, рис.2.8), содержащее входной фильтр и компаратор с регулируемыми порогами переключения.

Недостатком устройства является его низкая точность в условиях нестабильности параметров напряжения сети.

Кроме того, известно устройство синхронизации (RU 2449456, опубл. 27.04.2012), которое является прототипом предлагаемого изобретения, содержащее шины фаз A, B, C, шесть компараторов, причем выход первого и второго, третьего и четвертого, пятого и шестого компараторов подключены ко входам первого, второго и третьего блоков логической функции «2И» соответственно, выходы блоков «2И» соединены с соответствующей выходной клеммой устройства, а так же вспомогательные шины фаз , , и шесть интегрирующих развертывающих преобразователей, из которых каждый содержит последовательно включенные первый операторный четырехполюсник, сумматор, интегратор, релейный элемент, выход которого через второй операторный четырехполюсник подключен ко второму входу сумматора, вход первого операторного четырехполюсника является входом развертывающего преобразователя, а выход интегратора является выходом развертывающего преобразователя, причем вход первого развертывающего преобразователя подключен к шине фазы А, а его выход соединен со входом второго развертывающего преобразователя, вход третьего развертывающего преобразователя подключен к шине фазы В, а его выход соединен с входом четвертого развертывающего преобразователя, вход пятого развертывающего преобразователя подключен к шине фазы С, а его выход соединен с входом шестого развертывающего преобразователя, выходы второго, четвертого и шестого развертывающих преобразователей подключены к шинам фаз , , соответственно, шина соединена с первыми входами первого и второго компараторов и подключена ко второму входу третьего компаратора, шина фазы подключена к первым входам третьего и четвертого компараторов и соединена со вторым входом пятого компаратора, шина фазы подключена к первым входам пятого и шестого компараторов и соединена со вторым входом первого компаратора.

К недостаткам устройства-прототипа следует отнести излишнее количество адаптивных апериодических фильтров первого порядка, на основе синхронизированных сетью интегрирующих развертывающих преобразователей. Кроме того, в силу своей структуры, устройство-прототип рассчитано на работу при наличии нулевого провода, что сужает область его применения, так как выпрямительные устройства на базе тиристорных полупроводниковых элементов при высокой мощности преобразования электрической энергии строятся в большинстве случаев с мостовой схемой включения тиристоров. Такая схема включения не требует обязательного наличия нулевого провода.

Задача изобретения - обеспечение стабильных синхронизирующих импульсов для системы управления тиристорного выпрямителя при наличии искажающих гармонических составляющих в питающей сети, без обязательного требования наличия нулевого провода при использовании меньшего количества фильтрующих элементов.

Поставленная задача достигается тем, что в известном устройстве синхронизации введены вспомогательные шины фаз A₂, B₂, C₂, десять сумматоров и два адаптивных апериодических фильтра первого порядка, причем первый сумматор входами подключен к шинам фаз B и C, его выход соединен со вторым входом второго сумматора, у которого первый вход подключен к шине фазы A, выход второго сумматора подключен к входу первого адаптивного апериодического фильтра первого порядка, третий сумматор своими входами подключен к шинам фаз B и C, а выход соединяется с входом второго адаптивного апериодического фильтра первого порядка, выходы фильтров подключены к первому и второму входу четвертого и пятого сумматоров соответственно, выход четвертого сумматора подключен к шине фазы A₂ и подключен к первому входу шестого и седьмого сумматоров, второй вход шестого и седьмого сумматоров подключен к выходу пятого сумматора, выход шестого и седьмого сумматоров подключены к шине фазы B₂ и C₂, соответственно, шина A₂ соединена с первым входом первого и второго компараторов и подключена ко второму входу третьего компаратора, шина фазы В₂ подключена к первому входу третьего и четвертого компараторов и соединена со вторым входом пятого компаратора, шина фазы C₂ подключена к первому входу пятого и шестого компараторов и соединена со вторым входом первого компаратора, второй вход второго, четвертого и шестого компараторов соединен с выходами восьмого, девятого и десятого сумматоров соответственно, входы восьмого сумматора соединены с шинами фаз B₂ и C₂ входы девятого сумматора соединены с шинами фаз A₂ и C₂, входы десятого сумматора соединены с шинами фаз A₂ и B₂.

Устройство синхронизации включает два адаптивных апериодических фильтра первого порядка (1, 2), десять сумматоров (3, 4, 5, 6, 7, 8, 9, 10, 11, 12), шесть компараторов (13, 14, 15, 16, 17, 18) и три блока функции «2И» (19, 20, 21). Блок-схема предлагаемого устройства синхронизации приведена на фиг.1.

Первый сумматор (3) своими двумя входами подключен к линиям B и C, а его выход соединен со вторым входом второго сумматора (4), у которого первый вход подключен к линии A. Первый сумматор обладает единичным коэффициентом передачи по обоим своим входам. Выход второго сумматора подключен ко входу одного из адаптивных апериодических фильтров (1) первого порядка. Коэффициенты передачи второго сумматора по обоим 2 своим входам равны , для первого и второго входа соответственно. Третий сумматор (5) своим первым входом подключен к линии В, а вторым входом подключен к линии С. Коэффициенты передачи третьего сумматора по обоим своим входам равны , для первого и второго входа соответственно. Выход третьего сумматора (5) соединяется с входом второго адаптивного апериодического фильтра (2) первого порядка. Выход первого фильтра (1) подключен к первому входу четвертого сумматора (6), другой вход которого соединен с выходом второго фильтра (2) первого порядка. Выходы адаптивных апериодических фильтров (1,2) первого порядка так же соединены с обоими входами пятого сумматора (7) соответственно. Коэффициенты передачи по обоим входам четвертого и пятого сумматоров равны едины. Выход четвертого сумматора (6) формирует линию A₂ и подключен к первому входу шестого (8) сумматора. Коэффициент передачи по входу шестого сумматора, к которому подключен выход четвертого сумматора, равен -0,5. Второй вход шестого сумматора, к которому подключен выход пятого сумматора, обладает коэффициентом передачи . Выходы четвертого и пятого сумматоров подключены к первому и второму входу седьмого сумматора (9) соответственно. Причем коэффициент передачи по первому входу седьмого сумматора равен -0,5, а по второму входу равен . Выход шестого сумматора (8) формирует линию B₂. Выход седьмого сумматора (9) формирует линию C₂. Далее шина A₂ соединена с первым входом первого (13) и второго (14) компараторов и подключена ко второму входу третьего (15) компаратора. Шина фазы B₂ подключена к первому входу третьего (15) и четвертого (16) компараторов и соединена со вторым входом пятого (17) компаратора. Шина фазы C₂ подключена к первому входу пятого (17) и шестого (18) компараторов и соединена со вторым входом первого компаратора (13). Второй вход второго (14), четвертого (16) и шестого (18) компараторов соединены с выходами восьмого (10), девятого (11) и десятого (12) сумматоров соответственно. Причем восьмой, девятый и десятый сумматоры (10, 11, 12) обладают единичными коэффициентами передачи по всем входам. Входы восьмого сумматора (10) соединены с шинами фаз B₂, C₂ Входы девятого сумматора (11) соединены с шинами фаз A₂, C₂ Входы десятого сумматора (12) соединены с шинами фаз А, В Выход первого и второго (13, 14), третьего и четвертого (15, 16), пятого и шестого (17, 18) компараторов подключены к входам первого, второго и третьего (19, 20, 21) блоков логической функции «2И» соответственно. Выходы блоков «2И» соединены с соответствующей выходной клеммой устройства.

Предлагаемое интегрирующее устройство синхронизации функционирует следующим образом.

Сумматоры (3, 4, 5) из трех фазных напряжений А, В, С формируют вращающийся обобщенный вектор U_αβ трехфазного напряжения. Далее каждая из двух координат этого вектора поступает на соответствующий вход адаптивных апериодических фильтров первого порядка (1,2). Фильтры обладают идентичной структурой и имеют основной настраиваемый параметр, частота среза (ω_cp), равный частоте питающего напряжения, то есть осуществляют одинаковую фильтрацию и задержку сигнала. Иными словами можно сказать, что поворачивается обобщенный вектор трехфазного напряжения на заранее известный угол (фиг.2), образуя новый вектор , при этом фильтруются высшие гармонические составляющие. Далее, за счет сумматоров (6, 7) происходит восстановление обобщенного вектора трехфазного напряжения на прежний угол, то есть осуществляется компенсация временной задержки, возникающей при пропускании гармонического сигнала через апериодические звенья (1, 2). После восстановления угла, обобщенный вектор восстанавливается до трехфазной последовательности A₂, B₂, C₂, соответствующей основной последовательности входных напряжений A, B, C с уменьшенным содержанием высших гармонических составляющих. Тем самым осуществляется достаточная фильтрация искаженных сигналов питающих напряжений, необходимых для точной синхронизации выпрямительного устройства, что подтверждается временным диаграммами, изображенными на фиг.3, где отображены входные искаженные сигналы питающего напряжения A, B, C и выходные отфильтрованные сигналы, соответствующие линиям A₂, B₂, C₂. Компараторы 14, 16, 18 выделяют сигнал «1», когда напряжение соответствующей фазы A, B, C имеет положительную полярность (фиг.4б, г, ж, к; сигналы "a", "b", "c"). Сумматоры 10, 11, 12 осуществляют функцию сложения двух соответствующих подключенных фаз, тем самым образуют инверсную третью фазу, сравнение с которой и осуществляется на компараторах 14, 16, 18. Таким образом, исключается требование наличия нулевого провода.

Компараторы 13, 15, 17 переключаются в «1» в случае, когда напряжение на втором входе превышает величину сигнала на первом входе. В результате формируются импульсы "a-c" (фиг.4в), "b-a" (фиг.4е) и "с-b" (фиг.4и).

С помощью элемента 19 логической функции «2И» сравниваются сигналы "a-c" и "а" (фиг.4в, г), в результате чего формируется сигнал «1-2» (фиг.4д), соответствующий диапазону 1-2 (фиг.4а) регулирования угла управления силовым тиристором фазы A. Аналогичным образом с помощью блока 20 производится сравнение напряжений "b-а" (фиг.4е) и "b" (фиг.4ж). В итоге формируется импульс «3-4» (фиг.4з), соответствующий диапазону 3-4 (фиг.4а) регулирования тиристора фазы В. Сигнал «5-6» (фиг.4л) диапазона 5-6 (фиг.4а) получается в результате сравнения элементом 21 «2И» сигналов "с-b" (фиг.4и) и "с" (фиг.4к) с выхода компараторов 17, 18.

В итоге, на выходах 22-24 формируются сигналы синхронизации трехфазной нулевой схемы управляемого выпрямителя.

Таким образом, обеспечиваются стабильные синхронизирующие импульсы для системы управления тиристорного выпрямителя при наличии искажающих гармонических составляющих в питающей сети, без обязательного требования наличия нулевого провода при использовании меньшего количества фильтрующих элементов.

Изобретение относится к области преобразовательной техники и может использоваться в системах управления тиристорными выпрямителями, выполненными по трехфазной нулевой или мостовой схемах. Технический результат заключается в осуществлении стабильных синхронизирующихся импульсов для системы управления тиристорного выпрямителя при наличии снижающихся гармонических составляющих в питающей сети, без обязательного требования наличия нулевого провода при использовании меньшего количества фильтрующих элементов. Для этого в заявленном устройстве синхронизации между шинами A, B, C и A2, B2, C2 включены семь сумматоров и два адаптивных апериодических фильтра первого порядка, обеспечивающие фильтрацию трехфазной системы напряжений без подключения нулевого провода, а при формировании импульсов синхронизации, основанном на сравнении напряжений трехфазной системы, используются еще три дополнительных сумматора, исключающих требование наличия нулевого провода. 4 ил.

Интегрирующее устройство синхронизации, содержащее шины фаз A, B, C, шесть компараторов, причем выход первого и второго, третьего и четвертого, пятого и шестого компараторов подключены ко входам первого, второго и третьего блоков логической функции «2И» соответственно, выходы блоков «2И» соединены с соответствующей выходной клеммой устройства, отличающееся тем, что в него вводят вспомогательные шины фаз A₂, B₂, C₂, десять сумматоров и два адаптивных апериодических фильтра первого порядка, причем первый сумматор входами подключен к шинам фаз B и C, его выход соединен со вторым входом второго сумматора, у которого первый вход подключен к шине фазы A, выход второго сумматора подключен ко входу первого адаптивного апериодического фильтра первого порядка, третий сумматор своими входами подключен к шинам фаз B и C, а выход соединяется со входом второго адаптивного апериодического фильтра первого порядка, выходы фильтров подключены к первому и второму входам четвертого и пятого сумматоров соответственно, выход четвертого сумматора подключен к шине фазы A₂ и подключен к первому входу шестого и седьмого сумматоров, второй вход шестого и седьмого сумматоров подключен к выходу пятого сумматора, выходы шестого и седьмого сумматоров подключены к шине фазы B₂ и C₂ соответственно, шина A₂ соединена с первым входом первого и второго компараторов и подключена ко второму входу третьего компаратора, шина фазы B₂ подключена к первому входу третьего и четвертого компараторов и соединена со вторым входом пятого компаратора, шина фазы C₂ подключена к первому входу пятого и шестого компараторов и соединена со вторым входом первого компаратора, второй вход второго, четвертого и шестого компараторов соединен с выходами восьмого, девятого и десятого сумматоров соответственно, входы восьмого сумматора соединены с шинами фаз B₂ и C₂, входы девятого сумматора соединены с шинами фаз A₂ и C₂, входы десятого сумматора соединены с шинами фаз A₂ и B₂.