ЭЛЕКТРОННЫЙ КОДОВЫЙ ЗАМОК Российский патент 2016 года по МПК E05B49/00 

Изобретение относится к технике защиты различных объектов от доступа посторонних лиц.

Известен электронный кодовый замок (см. АС СССР №1262018 от 24.04.85, МПК: Е05В 47/00, 47/02, 49/00, "Электронный замок", опубликован 07.10.86, в бюл. №37), содержащий блок набора кода, блок приема кода, блок сравнения, блок памяти, исполнительный блок, блок управления, счетчик числа попыток подбора кода, включающий счетчик и дополнительный счетчик, дешифратор, селектор, N дополнительных блоков памяти и блок индикации. Группа выходов блока набора кода соединена с группой входов блока приема кода, группа выходов которого соединена с группой входов блока сравнения. Первый выход блока сравнения соединен с первым входом исполнительного блока. Дополнительный выход блока набора кода подключен к первому входу блока приема кода и входу блока управления, первый выход которого соединен со вторым входом блока приема кода. Второй выход блока управления соединен со вторым входом исполнительного блока, а третий выход соединен с первым входом счетчика, второй вход которого соединен со вторым выходом блока сравнения. Выход счетчика подключен к входу дополнительного счетчика, выходы которого подключены к входам блока индикации и через дешифратор подключены к первой группе входов селектора, ко второй группе входов которого подключен блок памяти, а к N группам дополнительных входов подключены N дополнительных блоков памяти. К выходам селектора подключена группа дополнительных входов блока сравнения.

Недостатками аналога является относительно высокая вероятность его открывания с первой попытки и малое количество попыток подбора кода, необходимых для несанкционированного открывания замка.

Если количество разрешенных ошибочных наборов кода равно L, а количество разрядов кода равно m, то количество возможных значений кода в каждом из блоков памяти равно М=2^m. При этом вероятность открывания замка с первой попытки равна 1/М, а максимальное количество необходимых попыток подбора кода для открывания замка равно n(M-L)+L, где n - суммарное количество блоков памяти (эталонных значений кода).

Известен электронный кодовый замок (см. патент РФ №2187612 от 08.05.2001, МПК: Е05В 49/00, "Электронный кодовый замок", опубликован 20.08.2002, в бюл. №23), содержащий первый и второй блоки приема кода, первый и второй блоки сравнения, счетчик числа попыток подбора кода (первый счетчик), первый преобразователь кодов, запоминающее устройство, содержащее блок памяти и второй преобразователь кодов, исполнительный блок и входную шину, подключенную к первому блоку приема кода, группа выходов которого соединена с первой группой входов первого блока сравнения, первый выход которого соединен с входом счетчика числа попыток подбора кода, второй выход - с входом исполнительного блока, второй блок приема кода подключен к входной шине, а группа его выходов соединена с первой группой входов второго блока сравнения, выход которого соединен с входом первого блока приема кода, а вторая группа входов - с группой входов первого преобразователя кодов и с группой выходов второго преобразователя кодов, первая группа входов которого соединена с группой выходов счетчика числа попыток подбора кода, а вторая группа входов - с группой выходов блока памяти, причем группа выходов первого преобразователя кодов соединена со второй группой входов первого блока сравнения.

Вышеуказанное устройство является наиболее близким по технической сущности к заявляемому устройству и поэтому выбрано в качестве прототипа.

Недостатками прототипа являются:

1) относительно высокая вероятность несанкционированного открывания замка путем подбора кода, которая определяется жесткой взаимной привязкой эталонных значений кодов доступа и открывания, формируемых двумя преобразователями из одного кода, заданного в блоке памяти, а следовательно, малым количеством их сочетаний, обеспечивающих открывание замка, которое равно количеству эталонных значений каждого из кодов (половине суммарного количества эталонных значений кодов);

2) сложность схемной реализации из-за необходимости использования двух блоков приема многоразрядного кода, двух блоков сравнения и преобразователей кода.

Задачей, решаемой предлагаемым изобретением, является создание электронного кодового замка, обеспечивающего меньшую чем у прототипа вероятность несанкционированного открывания и упрощение схемной реализации.

Достигаемым техническим результатом является уменьшение вероятности несанкционированного открывания электронного кодового замка за определенный промежуток времени при заданном количестве эталонных значений кодов за счет увеличения количества сочетаний эталонных значений кодов путем использования каждого из эталонных значений как в качестве эталонного значения кода доступа, так и качестве эталонного значения кода открывания. Одновременно достигается упрощение схемы электронного кодового замка за счет использования общего канала приема и сравнения кодов доступа и открывания.

Для достижения технического результата в электронный кодовый замок, содержащий блок приема кода, подключенный к входной шине, блок сравнения, первая группа входов которого соединена с группой выходов блока приема кода, а вторая группа входов соединена с группой выходов запоминающего устройства, первый счетчик и исполнительный блок, отличающийся тем, что дополнительно введен сумматор, мажоритарный элемент, элемент совпадения, триггер, блок коммутации, второй счетчик с модулем счета 2^n-1 и третий счетчик с модулем счета 2ⁿ, группа выходов которого соединена с группой входов В-сумматора, группа входов А-сумматора которого соединена с группой выходов блока коммутации, группа входов которого соединена с группой выходов второго счетчика с модулем счета 2^n-1, выход которого соединен со счетным входом третьего счетчика с модулем счета 2ⁿ, счетный вход второго счетчика с модулем счета 2ⁿ соединен с выходом первого счетчика, первый выход блока сравнения соединен с первым входом элемента совпадения и со счетным входом триггера, выход которого соединен со вторым входом элемента совпадения и с управляющим входом блока коммутации и с первым входом мажоритарного элемента, второй вход которого соединен со вторым выходом блока сравнения, а третий выход соединен со входом сброса триггера, со своим выходом и со счетным входом третьего счетчика, группа выходов сумматора соединена с группой входов запоминающего устройства, выход элемента совпадения соединен со входом исполнительного блока.

Новая совокупность существенных признаков позволяет уменьшить вероятность несанкционированного открывания электронного кодового замка за определенный промежуток времени при заданном количестве эталонных значений кодов за счет увеличения количества сочетаний эталонных значений кодов путем использования каждого из эталонных значений как в качестве эталонного значения кода доступа, так и качестве эталонного значения кода открывания. Одновременно достигается упрощение схемы электронного кодового замка за счет использования общего канала приема и сравнения кодов доступа и открывания.

На фиг. 1 приведена схема электронного кодового замка.

На фиг. 2 приведена схема блока приема кода.

На фиг. 3 приведена схема блока сравнения.

На фиг. 4 приведена схема блока коммутации.

Электронный кодовый замок (фиг. 1) содержит входную шину 1, блок приема кода 2, блок сравнения 3, триггер 4, мажоритарный элемент 5, первый 6, второй 7 и третий 8 счетчики, блок коммутации 9, сумматор 10, запоминающее устройство 11, элемент совпадения 12 и исполнительный блок 13.

Электронный кодовый замок содержит блок приема кода 2, подключенный к входной шине 1, блок сравнения 3, первая группа входов которого соединена с группой выходов блока приема кода 2, а вторая группа входов соединена с группой выходов запоминающего устройства 11, первый счетчик 6 и исполнительный блок 13, сумматор 10, мажоритарный элемент 5, элемент совпадения 12, триггер 4, блок коммутации 9, второй счетчик 7 с модулем счета 2^n-1 и третий счетчик 8 с модулем счета 2ⁿ, группа выходов которого соединена с группой входов В-сумматора 10, группа входов А-сумматора 10 которого соединена с группой выходов блока коммутации 9, группа входов которого соединена с группой выходов второго счетчика 7 с модулем счета 2^n-1, выход которого соединен со счетным входом третьего счетчика 8 с модулем счета 2ⁿ, счетный вход второго счетчика 7 с модулем счета 2ⁿ соединен с выходом первого счетчика 6, первый выход блока сравнения 3 соединен с первым входом элемента совпадения 12 и со счетным входом триггера 4, выход которого соединен со вторым входом элемента совпадения 12 и с управляющим входом блока коммутации 9 и с первым входом мажоритарного элемента 5, второй вход которого соединен со вторым выходом блока сравнения 3, а третий выход соединен со входом сброса триггера 4, со своим выходом и со счетным входом третьего счетчика 7, группа выходов сумматора 10 соединена с группой входов запоминающего устройства 11, выход элемента совпадения 12 соединен со входом исполнительного блока 13.

Блок приема кода 2 (фиг. 2) содержит регистр сдвига 14, триггер Шмитта 15, диод 16, первый 17 и второй 18 резисторы, конденсатор 19. Информационная входная линия 20 соединена с D-входом регистра 14, тактовая входная линия 21 соединена с С-входом регистра 14, с первым выводом резистора 17 и с анодом диода 16, катод которого соединен со вторым выводом резистора 17 и первым выводом резистора 18, второй вывод которого соединен со входом триггера Шмитта 15 и через конденсатор 19 с общей шиной. Выход триггера Шмитта 15 соединен с R-входом регистра 14, выход старшего разряда которого является тактовой выходной шиной 22, а выходы остальных разрядов - информационной выходной шиной 23, которые образуют группу выходов блока приема кода 2, а информационная входная линия 20 и тактовая входная линия 21 образуют входную шину 1 кодового замка.

В качестве регистра сдвига может использоваться микросхема 564ИР2, а в качестве триггера Шмитта - микросхема 564ТЛ 1.

Блок сравнения 3 (фиг. 3) содержит цифровой компаратор 24, элемент «ИЛИ - НЕ» 25 и инвертор 26. Информационная шина 27 первой группы входов подключена к входам В цифрового компаратора 24, а тактовая шина 28 - к его входу А=В и через инвертор 26 - к первому входу элемента «ИЛИ - НЕ» 25, выход 31 которого является первым выходом блока сравнения 3, а второй вход соединен с выходом цифрового компаратора 24 и с выходом 30, который является вторым выходом блока 3, вторая группа 29 входов которого подключена к входам А цифрового компаратора 24.

Блок коммутации 9 (фиг. 4) содержит n элементов «ИЛИ - НЕ» 32, первые входы которых являются входами блока коммутации, выходы - его выходами, а вторые входы соединены с управляющим входом мажоритарного элемента 5.

В качестве цифрового компаратора может использоваться микросхема 564ИП2, в качестве элементов "ИЛИ - НЕ" и инвертора - микросхема 564ЛЕ5.

Мажоритарный элемент 5 может быть выполнен на микросхеме 564ЛП13, запоминающее устройство 11 - на микросхеме 1623РТ1, элемент совпадения 12 - на микросхеме 564ЛА9, сумматор 10 - на микросхеме 564ИМ1, триггер 4 - на микросхеме 564ТВ1, исполнительный блок 13 представляет собой электромагнитный механизм, управляемый составным транзистором.

Счетчики 6, 7, 8 могут быть выполнены на микросхемах 564ИЕ10. Второй счетчик 7 может быть выполнены по известной схеме (см. Потемкин И.С. Функциональные узлы цифровой автоматики. - М.: Энергоатомиздат, 1988, с. 265, рис. 9.8а). Модуль счета первого счетчика 6 выбирается равным количеству L разрешенных ошибок в наборе кода.

Для конкретизации описания работы кодового замка допустим, что в запоминающее устройство 11 занесены четыре эталонных значения кода. При этом n=2.

Электронный кодовый замок работает следующим образом.

Допустим, что в начальном состоянии триггер 4 и счетчики 6,7,8 находятся в исходном нулевом состоянии. При этом на входах В сумматора 10 присутствуют уровни логического "0", а на входах А и выходах сумматора 10 - уровни логической "1". На выходе запоминающего устройства 11 установлено четвертое эталонное значение кода. На информационной 20 и тактовой 21 линиях входной шины 1 присутствует уровень логического "0", конденсатор 19 разряжен, на выходе триггера Шмитта 15 и на R-входе регистра 14 - уровень логической "1", удерживающей регистр 14 в исходном состоянии логического "0". На тактовой 22 и информационной 23 выходных шинах блока приема кода 2 и на соответствующих входных шинах 28 и 27 первой группы входов блока сравнения 3 присутствует уровень логического "0", на первом 31 и втором 30 выходах блока сравнения 3, а также на первом и третьем входах мажоритарного элемента 5 - уровень логического "0". Следовательно, на выходе мажоритарного элемента 5 - уровень логического "0".

При поступлении первого тактового импульса на входную линию 21 блока приема кода 2 конденсатор 19 быстро заряжается через диод 16 и резистор 18. Триггер Шмитта 14 переключается в состояние логического "0", разрешая запись информации с входной линии 20 в регистр 14 по заднему фронту тактовых импульсов. Первым на информационную линию 20 подается признак начала кода в виде сигнала логической "1", затем непосредственно код доступа, после записи которого в регистр 14 на тактовой выходной шине 22 формируется сигнал логической "1", сигнализирующий об окончании приема входного кода и поступающий на тактовую шину 28 блока сравнения 3, на информационную шину 27 которого поступает принятый код доступа с шины 23.

При совпадении принятого кода доступа с четвертым эталонным значением на втором выходе 30 блока сравнения 3 формируется сигнал логической "1", на первом выходе 31 сохраняется уровень логического "0".

После окончания приема кода поступление тактовых импульсов на входную линию 21 прекращается. Конденсатор 19 медленно разряжается через резисторы 17 и 18. При достижении напряжением на конденсаторе 19 порога отпускания триггера Шмитта 15 на R-входе регистра 14 формируется сигнал логической "1", устанавливающий регистр 14 в исходное состояние логического "0" и вызывающий окончание положительного импульса на первом выходе 30 блока 3 сравнения и переключение триггера 4 в состояние логической "1". При этом на его выходе формируется уровень логической "1", разрешающий прохождение следующего сигнала логической "1" с второго выхода 30 блока сравнения 3 через элемент совпадения 12 и вызывающий установку на входах А и выходах сумматора 10 сигналов логического "0" и вывод на выход запоминающего устройства 9 первого эталонного значения кода.

При поступлении на входную шину 1 кода открывания, соответствующего установленному эталонному значению кода, импульс логической "1" со второго выхода 30 блока сравнения 3 проходит через элемент совпадения 12 на вход исполнительного блока 13 и вызывает его срабатывание. По заднему фронту импульса триггер 4 переключается в состояние логического "0". На выходе триггера 4 устанавливается уровень логического "0". При этом на выход запоминающего устройства 10 выводится четвертое значение эталонного кода.

При поступлении на входную шину 1 электронного кодового замка, находящегося в исходном состоянии, кода доступа, не соответствующего четвертому значению эталонного кода, на втором выходе 30 блока сравнения 3 сохраняется уровень логического "0", что исключает возможность переключения триггера 4. При этом во время действия положительного импульса на тактовой шине 28 на обоих входах элемента ИЛИ - НЕ 25 присутствует уровень логического "0", что вызывает формирование сигнала логической "1" на первом выходе 31 блока сравнения 3 и на первом входе мажоритарного элемента 5. Однако вследствие присутствия уровня логического "0" на втором и третьем входах состояние логического "0" на выходе мажоритарного элемента 5 сохраняется. После разряда конденсатора 19 блока приема кода 2 замок возвращается в исходное состояние.

После поступления кода доступа, соответствующего четвертому значению эталонного кода, триггер 4 находится в состоянии логической "1". При этом на третьем входе мажоритарного элемента 5 присутствует уровень логической "1". Поэтому при поступлении на входную шину 1 кода открывания, не соответствующего первому значению эталонного кода, положительный импульс, формируемый на первом выходе 31 блока сравнения 3, вызывает появление на выходе мажоритарного элемента 5 уровня логической "1" и установку триггера 4 в состояние логического "0" по входу сброса. После разряда конденсатора 19 блока приема кода 2 положительный импульс на первом входе мажоритарного элемента 5 заканчивается, что вызывает переключение появления на выходе мажоритарного элемента уровня логического "О" и переключение первого счетчика 6.

После поступления на входную шину 1 L указанных сочетаний кодов доступа и открывания счетчик 6 переполняется и вызывает переключение счетчика 7 в состояние "10". При этом на входе слагаемого А сумматора 10 устанавливается состояние "01", вызывающее установку на выходе запоминающего устройства 11 третьего значения эталонного кода. В этом случае для открывания замка необходимо подать код доступа, соответствующий третьему значению эталонного кода, и код открывания, соответствующий первому значению эталонного кода.

В процессе дальнейшего переключения счетчика 6 последовательность смены номеров эталонных значений кода доступа и кода открывания определяется таблицей. После переполнения счетчика 8 указанная последовательность смены эталонных значений кодов доступа и открывания повторяется.

Из таблицы видно, что в заявляемом устройстве количество различных сочетаний эталонных значений кодов доступа и открывания в (n-1) раз превышает количество n эталонных значений кодов и в 2(n-1) раз превышает количество указанных сочетаний, реализованное в прототипе, что позволяет соответственно уменьшить вероятность несанкционированного открывания электронного кодового замка путем подбора кода за определенный промежуток времени. Одновременно достигается упрощение схемы за счет использования общего канала приема и сравнения кодов доступа и открывания.

На основе интегральных микросхем общего применения изготовлен лабораторный макет электронного кодового замка, испытания которого подтвердили работоспособность и практическую ценность заявляемого устройства.

Изобретение относится к технике защиты различных объектов от доступа посторонних лиц. Электронный кодовый замок, содержащий блок приема кода, подключенный к входной шине, блок сравнения, первая группа входов которого соединена с группой выходов блока приема кода, а вторая группа входов соединена с группой выходов запоминающего устройства, первый счетчик и исполнительный блок, отличающийся тем, что дополнительно введен сумматор, мажоритарный элемент, элемент совпадения, триггер, блок коммутации, второй счетчик с модулем счета 2^n-1 и третий счетчик с модулем счета 2ⁿ, группа выходов которого соединена с группой входов В-сумматора, группа входов А-сумматора которого соединена с группой выходов блока коммутации, группа входов которого соединена с группой выходов второго счетчика с модулем счета 2^n-1, выход которого соединен со счетным входом третьего счетчика с модулем счета 2ⁿ, счетный вход второго счетчика с модулем счета 2ⁿ соединен с выходом первого счетчика, первый выход блока сравнения соединен с первым входом элемента совпадения и со счетным входом триггера, выход которого соединен со вторым входом элемента совпадения и с управляющим входом блока коммутации и с первым входом мажоритарного элемента, второй вход которого соединен со вторым выходом блока сравнения, а третий выход соединен со входом сброса триггера, со своим выходом и со счетным входом третьего счетчика, группа выходов сумматора соединена с группой входов запоминающего устройства, выход элемента совпадения соединен со входом исполнительного блока. Достигаемым техническим результатом является уменьшение вероятности несанкционированного открывания электронного кодового замка за определенный промежуток времени при заданном количестве эталонных значений кодов за счет увеличения количества сочетаний эталонных значений кодов путем использования каждого из эталонных значений как в качестве эталонного значения кода доступа, так и в качестве эталонного значения кода открывания, упрощение схемы электронного кодового замка за счет использования общего канала приема и сравнения кодов доступа и открывания. 1 табл., 4 ил.

Электронный кодовый замок, содержащий блок приема кода, подключенный к входной шине, блок сравнения, первая группа входов которого соединена с группой выходов блока приема кода, а вторая группа входов соединена с группой выходов запоминающего устройства, первый счетчик и исполнительный блок, отличающийся тем, что дополнительно введен сумматор, мажоритарный элемент, элемент совпадения, триггер, блок коммутации, второй счетчик с модулем счета 2^n-1 и третий счетчик с модулем счета 2ⁿ, группа выходов которого соединена с группой входов В-сумматора, группа входов А-сумматора которого соединена с группой выходов блока коммутации, группа входов которого соединена с группой выходов второго счетчика с модулем счета 2^n-1, выход которого соединен со счетным входом третьего счетчика с модулем счета 2ⁿ, счетный вход второго счетчика с модулем счета 2ⁿ соединен с выходом первого счетчика, первый выход блока сравнения соединен с первым входом элемента совпадения и со счетным входом триггера, выход которого соединен со вторым входом элемента совпадения и с управляющим входом блока коммутации и с первым входом мажоритарного элемента, второй вход которого соединен со вторым выходом блока сравнения, а третий выход соединен со входом сброса триггера, со своим выходом и со счетным входом третьего счетчика, группа выходов сумматора соединена с группой входов запоминающего устройства, выход элемента совпадения соединен со входом исполнительного блока.