ДИСКРЕТНЫЙ ФАЗОРАЗНОСТНЫЙ МАНИПУЛЯТОР Российский патент 2018 года по МПК H03D3/02 H04L27/18 

Изобретение относится к области радиотехники, в частности к фазоразностным модуляторам с одно- и двукратной относительной фазовой манипуляцией для мощных передатчиков, и может быть использовано в аппаратуре передачи данных.

Известно устройство, которое используется как фазоразностный манипулятор [1. Заездный А.М. и др. Фазоразностная модуляция и ее применение для передачи дискретной информации. М., «Связь», 1967, с. 62, рис. 2.6], содержащий генератор опорной частоты, делитель на восемь, два ключа и дешифратор. На выходе делителя колебание несущей частоты, манипулированное по фазе, представляет собой прямоугольное напряжение, поскольку деление частоты осуществляется на триггерах. Недостатком данного устройства является паразитное изменение длительности информационной посылки в выходном сигнале, вызванное переходными процессами в моменты смены фазы колебания.

В качестве прототипа принят цифровой фазоразностный манипулятор [2. Патент РФ №2450322 от 10.05.2012 г., МПК H04L 27/18], содержащий генератор опорной частоты и делитель на восемь, D-триггер, постоянное запоминающее устройство, двухразрядный накапливающий сумматор, формирователь импульса, регистр, схему И и две схемы ИСКЛЮЧАЮЩЕЕ ИЛИ. На выходе D-триггера колебание несущей частоты, манипулированное по фазе, представляет собой прямоугольное напряжение.

Недостатком известного устройства является двукратный перерасход памяти постоянного запоминающего устройства, связанный с наличием повторяющихся областей постоянного запоминающего устройства.

Задачей изобретения является упрощение устройства, уменьшение объема постоянного запоминающего устройства, повышение надежности его работы.

Технический результат достигается включением в схему формирователя фронтов, предназначенного для формирования коротких импульсов Иупр, соответствующих по времени положительным и отрицательным фронтам сигнала Упр.

Схема предлагаемого технического устройства приведена на Фиг. 1:

1 - генератор опорной частоты;

2 - делитель на 8;

3 - D-триггер;

4 - постоянное запоминающее устройство;

5 - двухразрядный накапливающий сумматор;

6 - формирователь импульса;

7 - регистр;

8 - схема И;

9, 10 - схемы ИСКЛЮЧАЮЩЕЕ ИЛИ;

11 - формирователь фронтов.

Предлагаемое устройство содержит последовательно соединенные генератор опорной частоты 1 и делитель на восемь 2, D-триггер 3, постоянное запоминающее устройство 4, двухразрядный накапливающий сумматор 5, формирователь импульса 6, регистр 7 имеющий 7 входов, схему И 8, две схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и 10, формирователь фронтов 11, причем второй вход D-триггера 3 соединен с выходом генератора опорной частоты 1, выход D-триггера 3 является выходом дискретного фазоразностного манипулятора, первый и второй входы двухразрядного накапливающего сумматора 5 являются одноименными информационными входами дискретного фазоразностного манипулятора, третий вход двухразрядного накапливающего сумматора 5 и первый вход формирователя импульса 6 объединены и являются третьим (тактовым) входом дискретного фазоразностного манипулятора, первые два выхода делителя на восемь 2 соединены с соответствующими входами постоянного запоминающего устройства 4, первый и второй выходы двухразрядного накапливающего сумматора 5 соединены с соответствующими входами регистра 7, первый и второй выходы регистра 7 соединены с третьим и четвертым входами регистра 7 и с четвертым и пятым входами постоянного запоминающего устройства 4 соответственно, третий и четвертый выходы регистра 7 соединены с шестым и седьмым входами постоянного запоминающего устройства 4 соответственно, выход формирователя импульса 6 соединен с первым входом схемы И и входом формирователя фронтов И, второй вход формирователя импульса 6 соединен с вторым выходом делителя на восемь 2, пятый вход регистра 7 и первый вход первой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 9 соединены с третьим выходом делителя на восемь 2, второй вход схемы И 8 соединен с пятым выходом регистра 7, второй вход первой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и первый вход второй схемы ИСКЛЮЧАЮЩЕ ИЛИ 10 соединены с выходом схемы И 8, третий вход постоянного запоминающего устройства 4 соединен с выходом первой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 9, выход постоянного запоминающего устройства 4 соединен с вторым входом второй схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 10, выход которой соединен с первым входом D-триггера 3, выход формирователя фронтов 11 соединен с шестым входом регистра 7.

Формирователь фронтов 11 (Фиг. 2) выполнен в виде последовательно соединенных элемента задержки 12 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, второй вход которого соединен со входом элемента задержки 12 и является входом блока 11 выделения фронтов. Выходом формирователя фронтов 11 является выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13.

На Фиг. 3 приведена таблица истинности постоянного запоминающего устройства; на Фиг. 4 - эпюры напряжений, поясняющие работу формирователя импульса и формирователя фронтов; на Фиг. 5 - эпюры напряжения на выходе дискретного фазоразностного манипулятора при отсутствии импульса управления, при значениях абсолютной фазы ϕ_х выходного колебания равной 0°, 90°, 180° или 270°; на Фиг. 6 - эпюры напряжения на выходе дискретного фазоразностного манипулятора при смене фазы выходного колебания с фазы ϕ_х равной 0° на фазу ϕ_x+1 равную 0°, 270°, 180° или 90° в момент равенства сигнала Fo нулю; на Фиг. 7 - эпюры напряжения на выходе дискретного фазоразностного манипулятора при смене фазы выходного колебания с фазы ϕ_x равной 270° на фазу ϕ_х+1 равную 0°, 270°, 180° или 90° в момент равенства сигнала Fo нулю; на Фиг. 8 - эпюры напряжения на выходе дискретного фазоразностного манипулятора при смене фазы выходного колебания с фазы ϕ_х равной 180° на фазу ϕ_х+1 равную 0°, 270°, 180° или 90° в момент равенства сигнала Fo нулю; на Фиг. 9 - эпюры напряжения на выходе дискретного фазоразностного манипулятора при смене фазы выходного колебания с фазы ϕ_х равной 90° на фазу ϕ_х+1 равную 0°, 270°, 180° или 90° в момент равенства сигнала Fo нулю; на Фиг. 10 - эпюры напряжения на выходе дискретного фазоразностного манипулятора при смене фазы выходного колебания с фазы ϕ_х равной 0° на фазу ϕ_х+1 равную 0°, 270°, 180° или 90° в момент равенства сигнала Fo единице; на Фиг. 11 - эпюры напряжения на выходе дискретного фазоразностного манипулятора при смене фазы выходного колебания с фазы ϕ_х равной 270° на фазу ϕ_х+1 равную 0°, 270°, 180° или 90° в момент равенства сигнала Fo единице; на Фиг. 12 - эпюры напряжения на выходе дискретного фазоразностного манипулятора при смене фазы выходного колебания с фазы ϕ_х равной 180° на фазу ϕ_х+1 равную 0°, 270°, 180° или 90° в момент равенства сигнала Fo единице; на Фиг. 13 - эпюры напряжения на выходе дискретного фазоразностного манипулятора при смене фазы выходного колебания с фазы ϕ_х равной 90° на фазу ϕ_х+1 равную 0°, 270°, 180° или 90° в момент равенства сигнала Fo единице.

Рассмотрим работу дискретного фазоразностного манипулятора на примере работы в режиме двукратной относительной фазовой манипуляции.

Сигнал 8Fo с выхода генератора опорной частоты поступает на счетный вход делителя на восемь и на счетный вход D-триггера. Поделенные сигналы 4Fo и 2Fo с выхода делителя на восемь постоянно поступают соответственно на первый и второй входы постоянного запоминающего устройства, а сигнал Fo через схему ИСКЛЮЧАЮЩЕЕ ИЛИ - на третий. Причем первый вход является младшим разрядом.

Информация о приращении фазы выходного сигнала (код 11 соответствует сдвигу фазы на +90°, код 10 - сдвигу фазы на +180°, код 01 - сдвигу фазы на +270°, код 00 - сдвигу фазы на +0°), поступающая на вход двухразрядного накапливающего сумматора, складывается в накапливающем сумматоре с его выходной и по заднему фронту тактового сигнала Ft переписывается на выход накапливающего сумматора. Таким образом, на выходе накапливающего сумматора получается двухразрядный двоичный код абсолютной фазы выходного сигнала: 00 - пропорциональный 0°, 01 - пропорциональный 270°, 10 - пропорциональный 180° или 11 - пропорциональный 90°.

С приходом переднего фронта тактового сигнала Ft на выходе формирователя импульса по переднему фронту сигналу 2Fo формируется сигнал Упр, который поступает на формирователь фронтов, с выхода которого коротким импульсом Иупр, соответствующему по времени положительному фронту сигнала Упр, двухразрядный код абсолютной фазы текущей информационной посылки с выхода накапливающего сумматора записывается на первый и второй выходы регистра, а код абсолютной фазы предыдущей информационной посылки переписывается на третий и четвертый выходы регистра соответственно, на пятый выход регистра записывается значение сигнала Fo.

Во время действия сигнала Упр на выход схемы И проходит сигнал с пятого выхода регистра, схемы ИСКЛЮЧАЮЩЕЕ ИЛИ и работают как повторители или как инверторы (в зависимости от состояния пятого выхода регистра), а на выходе постоянного запоминающего устройства формируется сигнал с постепенным (без резких изменений длительности импульса) изменением фазы в соответствии с кодами фаз предыдущей и текущей информационных посылок. Сигнал с выхода постоянного запоминающего устройства поступает через схему ИСКЛЮЧАЮЩЕЕ ИЛИ и D-триггер, со сдвигом на один период сигнала 8Fo, на выход дискретного фазоразностного манипулятора (см. Фиг. 3, 6-13). При этом выходной сигнал Fc сформирован таким образом, чтобы во время смены фазы скважность оставалась равной двум, а длительность полупериодов отличалась от номинального значения не более чем на четверть.

После окончания сигнала Упр, когда переход на текущую фазу завершен, на выходе схемы И присутствует логический ноль, схемы ИСКЛЮЧАЮЩЕЕ ИЛИ и работают как повторители, с формирователя фронтов, коротким импульсом Иупр, соответствующему по времени отрицательному фронту сигнала Упр, двухразрядный код абсолютной фазы текущей информационной посылки с выхода накапливающего сумматора снова записывается на первый и второй выходы регистра, а код абсолютной фазы текущей информационной посылки с первого и второго выходов регистра переписывается на третий и четвертый выходы регистра соответственно, а на выходе устройства формируется сигнал Fc с абсолютной фазой 0°, 90°, 180° или 270° в соответствии с записанными на первом, втором, третьем и четвертом выходах регистра кодом (0000, 1111, 0101 или 1010 соответственно) текущей абсолютной фазы выходного сигнала (см. Фиг. 3, 5).

Работа дискретного фазоразностного манипулятора в режиме однократной относительной фазовой манипуляции отличается от работы в режиме двукратной относительной фазовой манипуляции тем, что на первый (младший) вход накапливающего сумматора постоянно подается логический ноль. При этом фаза выходного сигнала Fc в зависимости от начального состояния первого (младшего) выхода накапливающего сумматора имеет всегда два значения: 0°, 180° или 90°, 270°.

Таким образом, преимущество предлагаемого дискретного фазоразностного манипулятора состоит в двукратном уменьшении занимаемого объема постоянного запоминающего устройства, а при реализации дискретного фазоразностного манипулятора в устройствах с отсутствующими блоками встроенной памяти значительном снижении расхода логических элементов для комбинационной реализации таблицы истинности постоянного запоминающего устройства, при незначительном усложнении схемной реализации (введением блока выделения фронтов).

Изобретение относится к области радиотехники, в частности к фазоразностным модуляторам с одно- и двукратной относительной фазовой манипуляцией для мощных передатчиков, и может быть использовано в аппаратуре передачи данных. Технический результат заключается в уменьшении объема постоянного запоминающего устройства. Дискретный фазоразностный манипулятор содержит генератор опорной частоты, делитель на восемь, D-триггер, постоянное запоминающее устройство, двухразрядный накапливающий сумматор, формирователь импульса, регистр, схему И, две схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом дополнительно введен формирователь фронтов. 1 з.п. ф-лы, 13 ил.

1. Дискретный фазоразностный манипулятор, содержащий последовательно соединенные генератор опорной частоты и делитель на восемь, D-триггер, постоянное запоминающее устройство, двухразрядный накапливающий сумматор, формирователь импульса, регистр, схему И и две схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, причем второй вход D-триггера соединен с выходом генератора опорной частоты, выход D-триггера является выходом дискретного фазоразностного манипулятора, первый и второй входы двухразрядного накапливающего сумматора являются одноименными входами дискретного фазоразностного манипулятора, третий вход двухразрядного накапливающего сумматора и первый вход формирователя импульса объединены и являются третьим входом дискретного фазоразностного манипулятора, первые два выхода делителя на восемь соединены с соответствующими входами постоянного запоминающего устройства, первый и второй выходы двухразрядного накапливающего сумматора соединены с соответствующими входами регистра, первый и второй выходы регистра соединены с третьим и четвертым входами регистра и с четвертым и пятым входами постоянного запоминающего устройства соответственно, третий и четвертый выходы регистра соединены с шестым и седьмым входами постоянного запоминающего устройства соответственно, второй вход формирователя импульса соединен с вторым выходом делителя на восемь, пятый вход регистра и первый вход первой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с третьим выходом делителя на восемь, первый и второй входы схемы И соединены с выходом формирователя импульса и пятым выходом регистра соответственно, второй вход первой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ и первый вход второй схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходом схемы И, третий вход постоянного запоминающего устройства соединен с выходом первой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, выход постоянного запоминающего устройства соединен с вторым входом второй схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которой соединен с первым входом D-триггера, отличающийся тем, что дополнительно снабжен формирователем фронтов, вход которого соединен с выходом формирователя импульса, а выход - с шестым входом регистра.

2. Дискретный фазоразностный манипулятор по п. 1, отличающийся тем, что формирователь фронтов выполнен в виде последовательно соединенных элемента задержки и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен со входом элемента задержки и является входом блока выделения фронтов, а выходом формирователя является выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.