Приемник сигналов с двойной фазовой манипуляцией Советский патент 1988 года по МПК H04L27/22 

Изобретение относится к телеграфной связи, а именно к демодуляции фазоманипулированных сигналов, и может использоваться при построении модемов, среднескоростных систем передачи дискретной информации.

Целью изобретения является упрощение схемы приемника.

На чертеже приведена функциональная схема приемника,

Приемник содержит полосовой фильтр 1, формирователь 2 импульсов, блок 3 фазовой автоподстройки час Ч тоты, блок 4 задержки, арифметический сумматор 5, первый формирователь 6 строб-импульсов, распределитель 7 импульсов, блок 8 разделения сигналов, фильтры 9 и 10 нижних/ Частот, выходные блоки 11 и 12 сЬп- ряжения, ключ 13, второй формирователь 14 строб-импульсов, первый, второй, третий и четвертый D-триг- геры 15-18о

Приемник работает следующим образом.

Колебания несущей частоты, вьще- ленные полосовым фильтром 1 из входного сигнала, преобразуются формирователем 2 импульсов в прямоугольные импульсы Они поступают на второй вход арифметического сумматора 5 непосредственно, а на первый вход - через блок 4 задержки, сдвигающий их на половину периода колебания несущей частоты. Пока фаза колебания несущей частоты не манипулирована, на первом выходе арифметического сумматора 5 постоянно присутствует потенциал логической единицы, а на в тором выходе - потенциал логического нуля.

При появлении манипуляции на первом выходе арифметического сумматора 5 устанавливается потенциал логического нуля на время, равное половине периода следования импульсов несущей частоты. Сигнал на втором выходе в этом время полностью и однозначно определяется вариантом манипуляции фазы колебаний несущей частоты. Поэтому его можно рассматривать как последовательный двухразрядный код варианта манипуляции, который для разных вариантов имеет следующие значения: О код 11; код 00; 90°-«-270 код 10; 270°- 90 - код 01,

Блок 8 разделения сигналов анализирует структуру кода, полученного при суммировании двух ФМ сигналов,

и разделяет его разряды на два отдельных канала. При этом один разряд кода вьфажает значение принятой элементарной посылки манипулирующего сигнала первого канала, а другой второго канала. Анализ проводится в течение времени, пока на первом выходе арифметического сумматора 5 присутствует потенциал логическогр нуля.

Анализ заключается в следующем, Интервал анализа разбивается на две частио Значение переноса на каждой из них заносится в отдельные триггеры 15 и 17 входного сдвигающего репистра блока 8 разделения сигнала. При этом к концу анализа значение переноса на первой половине интервала анализа оказывается записанным в третьем триггере 17, а его значение на второй половине интервала - в первом триггере 15. Сразу после окончания интервала анализа информация из входного регистра (триггеры 15 и 17) параллельным кодом переписьшается в выходной регистр (триггеры 16 и 18) блока 9 разделения сигналово Из триггеров 16 и 18 информация через ФНЧ 9 и 10 и выходные блоки 11 и 12 сопряжения поступает на выходы приемника.

Такая процедура разделения позволяет выдавать информацию по обоим каналам синхронно Кроме того, исключается возможность выдачи на выход

приемника разрядов кода от разных моментов манипуляции фазы несущих колебаний, так как в момент записи первого разряда кода в первый триггер 15 регистра в третьем его триггере 17 еще хранится значение первого разряда такого же кода, но от предыдущего момента манипуляции. Оно заменяется только после того, как в первый триггер 15 будет записано

значение второго разряда кода, а значение первого разряда переписывается из первого триггера в третий. Это происходит спустя четверть периода колебаний несущей частоты, В течение этого отрезка времени во входном регистре блока разделения одновременно хранятся первые разряды кодов от двух соседних моментов манипуляции. Перенос информации в

выходной регистр после окончания интервала анализа полностью исключает возможность вьщачи на выход приемника смеси двух кодов.

Из указанного следует, что для правильной работы приемника операции в блоке 8 разделения сигналов должны выполняться в строго определенные моменты времени, которые определяются строб-импульсами, выполняющими роль тактовых импульсов для триггеров блока 8.

Эти импульсы формируются в блоке 3 фазовой автоподстройки частоты и поступают на информационный вход ключа 13, открываемого потенциалом логического нуля о Управляюций вход ключа соединен с первым выходом арифметического сумматора 5, поэтому на его выход проходят только те импульсы, которые попадают по времени в интервал анализа.

Интервал анализа расположен вполне определенным образом относительно импульсов несущей частоты, которые поступают на вход блока 3 фазовой автоподстройки частоты и под которые фазируются выходные импульсы этого блока. Поэтому строб-импульсы, сформированные из последних, также оказьшаются необходимым обра- зом сфазированными с импульсами несущей частоты или, что то же самое, с положением интервала анализа, формируемого из них.

Импупъс переноса информации формируется вьщелением положительных фронтов сигнала, поступающего с первого выхода арифметического сумматора 5, Вьделение фронтов при формировании всех импульсов можно выполнить с помощью простейших формирователей типа дифференцирующей цепи. Хобо схемы формирователей 6 и 14 строб-импульсов абсолютно одинаковы.

Строб-импульсы располагаются так, что они совпадают с серединами обеих половин интервала анализа, а импульсы переноса информации в выходной регистр (триггеры 16 и 18) блока 8 разделения сигналов располагаются сразу щ) окончании интервала анализа

Необходимость предлагаемого положения строб-импульсов относительно интервала анализа вытекает из следующего обстоятельства. В реаль5

ньк условиях при наличии помех сиг- , нал на входе приемника поражен краевыми искажениями. Это выражается в том, что прямоугольные импульсы, сформированные из колебания несущей частоты, а также интервалы между ними могут быть не равны половине номинального периода колебаний несу0 :Щей частоты. Это приводит к тому, что на выходах арифметического сумматора 5 появляются ложные резуль- 1таты суммирования. Они появляются (в моменты прихода фронтов искажен5 ных прямоугольных импульсов входного сигнала. Чтобы эти ложные результаты не смогли исказить сигнал в блоке 8 разделения сигналов, строб- импульсы формируются со смещением

0 относительно искажающихся фронтов.

Смещение тактовых импульсов обеспечивает запись информации в триггеры 15 и 17 входного регистра, когда на выходах сумматора уже установятся истинные результаты суммы и переноса. Что же касается появления ложных результатов в промежутках между моментами манипуляции фа0 зы несущих колебаний, то они вообще не оказывают никакого влияния на работу приемника, так как -ложные сигналы на выходе суммы будут слишком узкими, чтобы пропустить строб-им5 пульсы через ключ 13. Поэтому блок 8 разделения сигналов на них не отреагирует о

Формула изобретения

0

Приемник сигналов с двойной фазовой манипуляцией, содержащий последовательно соединенные полосовой фильтр, формирователь импульсов,

5 блок задержки, арифметический сумматор и распределитель импульсов, причем выход формирователя импульсов соединен с вторым входом арифметического сумматора и через последовательно соединенные блок фазовой автоподстройки частоты и первый формирователь строб-импульсов - с вторым входом распределителя импульсов, первый и второй выходы которо5 го соединены с соответствующими входами блока разделения сигналов, информационный вход которого соединен с вторым выходом арифметического сумматора, а выходы - с соответствуищи-

0

5 1443198

ми последовательно соединеннымикоторого соединен с тактовым входом

фильтрами нижних частот и блокамивторого 1)-триггера, а выход являетсопряжения, выходы которых являютсяся вторым вькодом блока разделения

выходами приемника, входом которого сигналов, информационный и второй

является вход полосового фильтра,входы которого являются соответст-

причем распределитель импульсов со-венно информационным и тактовым входержит второй формирователь строб-дами первого D-триггера, о т л и -

импульсов и ключ, первый вход и вы-чающийся тем, что, с целью ход которого являются соответствен- ю упрощения приемника, второй вход

но вторыми входом и выходом распре- ключа соединен с входом второго

делителя импульсов, а блок разделе-формирователя строб-импульсов и явния сигналов содержит последователь-ляется первым входом распределителя

но соединенные первьй D-триггер иимпульсов, первым выходом которого

второй D-триггер, тактовый вход и15 является выход второго формирова- вькод которого являются соответствен- теля строб-импульсов, а тактовый и

но первыми входом и выходом блокаинформационньй входы третьего D- разделения сигналов, и последовател - триггера блока разделения сигналов

но соединенные третий D-триггер исоединены соответственно с тактовым

четвертый D-триггер, тактовьй вход, входом и выходом первого D-триггера.

Изобретение относится к телеграфной связи и может использоваться при построении модемов, среднеско- ростных систем передачи дискретной информации Цель изобретения - упрощение приемника Приемник содержит полосовый фильтр 1, формирователь 2 импульсов, блок фазовой автоподстройки частоты 3, блок задержки 4, арифметический сумматор 5,. формирователь 6 строб-импульсов, распределитель 7 импульсов, состоящий из ключа 13 и формирователя 14-строб-импульсов, блок разделения 8 сигналов, состоящий из D-триггеров 15, 16, 17 и 18, фильтры 9 и to нижних частот и блоки сопряжения 11 и 12„ В реальных условиях при наличии помех сигнал на входе приемника будет поражен краевыми искажениями. Это вызовет ложные результаты суммирования на выходах сумматора 5. Чтобы эти ложные результаты не смогли исказить сигнал в блоке разделения 8, строб- импульсы в приемнике формируются со смещением относительно искажающих фронтов. 1 ил о to ел