ЦИФРОВОЙ ДЕМОДУЛЯТОР ДВОИЧНЫХ СИГНАЛОВ С ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ МАНИПУЛЯЦИЕЙ ВТОРОГО ПОРЯДКА Российский патент 2019 года по МПК H04L27/22 

Изобретение относится к области радиотехники и может быть использовано в устройствах приема цифровых информационных сигналов для цифровой демодуляции двоичных сигналов с относительной фазовой манипуляцией второго порядка (ОФМ2).

Известно устройство некогерентной демодуляции сигналов с однократной (двоичной) относительной фазовой модуляцией второго порядка [1]. Устройство содержит два коррелятора, генератор гармонических колебаний, фазовращатель, линии задержки, вычислитель откликов и схему сравнения. Его недостатком является аналоговая обработка сигнала, сложность реализации корреляторов, линий задержки и вычислителя, неидентичность каналов квадратурной обработки сигнала.

Известен демодулятор, описанный в [2]. В этом демодуляторе производится нелинейное преобразование входного сигнала в импульсную последовательность с определением фазового сдвига подсчетом числа тактовых импульсов на интервале смещения во времени входного и опорного сигналов, далее в многоканальной линии задержки формируются отклики демодулятора, которые корректируются сигналами кольца фазовой автоподстройки частоты, а затем подаются в фазовый дискриминатор. Недостатком устройства является неоптимальная аналого-цифровая обработка сигнала, приближенная оценка фазового сдвига, особенно затруднительная для высокочастотных радиосигналов, что приводит к снижению помехоустойчивости, а также сложность практической реализации.

Наиболее близким по технической сущности и внутренней структуре к предлагаемому устройству является цифровой демодулятор сигналов с относительной фазовой манипуляцией [3], способный выполнять демодуляцию сигналов с ОФМ первого порядка. Его недостатком является отсутствие возможности демодуляции сигналов с относительной фазовой манипуляцией второго порядка.

Задачей предлагаемого технического решения является обеспечение высокоскоростной цифровой демодуляции сигналов с относительной фазовой манипуляцией второго порядка.

Поставленная задача решается тем, что цифровой демодулятор сигналов с относительной фазовой манипуляцией второго порядка, содержащий аналого-цифровой преобразователь (АЦП), регистр сдвига многоразрядных кодов на четыре отсчета, первый и второй n-каскадные каналы квадратурной обработки (ККО) сигналов и генератор тактовых импульсов (ГТИ), дополнительно содержит первый и второй блоки обработки отсчетов (БОО), каждый из которых состоит из первого и второго многоразрядных регистров сдвига, первого, второго и третьего сумматора, первого, второго и третьего вычитателя и блока формирования решения (БФР), содержащего первый, второй, третий и четвертый квадратичные преобразователи (КП), первый, второй и третий вычитатели, первый и второй мультиплексоры и триггер, выход каждого ККО соединен с входом соответствующего БОО, в котором вход первого регистра сдвига соединен с первыми входами первого сумматора и первого вычитателя, образуя вход БОО, а выход первого регистра сдвига подключен к входу второго регистра сдвига и вторым входам первого сумматора и первого вычитателя, выход второго регистра сдвига соединен с первыми входами второго и третьего сумматора и первыми входами второго и третьего вычитателя, вторые входы второго сумматора и второго вычитателя соединены с выходом первого сумматора, вторые входы третьего сумматора и третьего вычитателя соединены с выходом первого вычитателя, выходы второго и третьего сумматора и второго и третьего вычитателя образуют соответственно первый, второй, третий и четвертый выходы БОО, первые выходы первого и второго БОО соединены с первым и вторым входами первого КП БФР, вторые выходы первого и второго БОО соединены с первым и вторым входами второго КП БФР, третьи выходы первого и второго БОО соединены с первым и вторым входами третьего КП БФР, а четвертые выходы первого и второго БОО соединены с первым и вторым входами четвертого КП БФР, выходы первого и второго КП соединены с первым и вторым входами первого вычитателя БФР и с первым и вторым входами первого мультиплексора БФР, а управляющий вход первого мультиплексора БФР – с выходом знакового разряда первого вычитателя БФР, выходы третьего и четвертого КП соединены с первым и вторым входами второго вычитателя БФР и с первым и вторым входами второго мультиплексора БФР, а управляющий вход второго мультиплексора БФР – с выходом знакового разряда второго вычитателя БФР, выходы первого и второго мультиплексоров БФР подключены к первому и второму входам третьего вычитателя БФР, а его выходной знаковый разряд соединен с входом триггера, на управляющий вход которого подается сигнал тактовой синхронизации демодулятора, тактовые входы первого и второго ККО, регистров первого и второго БОО подключены к выходам ГТИ, выход триггера является выходом демодулятора.

Предлагаемое техническое решение поясняется чертежами.

На фиг. 1 представлена структурная схема предлагаемого устройства;

На фиг. 2 – процесс квантования;

На фиг. 3 – моделирование работы демодулятора без помех;

На фиг. 4 – моделирование работы демодулятора при наличии шумовой помехи;

На фиг. 5 показаны результаты расчета и моделирования вероятности ошибок демодулятора по изобретению.

Устройство (фиг.1) содержит аналого-цифровой преобразователь АЦП 1, на вход которого поступает принимаемый сигнал 2 с выхода усилителя промежуточной частоты приемника, а на управляющий вход – тактовые импульсы 3. Выход АЦП 1 соединен с входом регистра 4 сдвига многоразрядных кодов на четыре отсчета, четные выходы которого соединены с соответствующими входами вычитателя 5 первого канала квадратурной обработки ККО 6, а нечетные выходы – с соответствующими входами вычитателя 7 второго ККО 8. Каждый из ККО 6, ККО 8, помимо вычитателя, содержит n каскадно соединенных блоков накопления отсчетов БНО. Количество БНО n зависит от числа N периодов сигнала в информационном символе и определяется двоичным логарифмом N ($$n={\log }_{2}N$$). Такое построение устройства обеспечивает минимальное количество БНО, при этом число обрабатываемых периодов сигнала равно $$N=2^n$$.

Первый ККО 6 содержит последовательно соединенные БНО 9-1, …, 9-n , а второй ККО 8 – последовательно соединенные БНО 10-1, …, 10-n. Каждый из БНО состоит из регистра сдвига многоразрядных кодов и сумматора. Блоки 9-1, …, 9-n накопления отсчетов содержат регистры 11-1, …, 11-n сдвига многоразрядных кодов и сумматоры 12-1, …, 12-n соответственно, а БНО 10-1, …, 10-n – соответственно регистры 13-1, …, 13-n сдвига многоразрядных кодов и сумматоры 14-1, …, 14-n. В каждом блоке накопления отсчетов 9 (как и 10) первый вход регистра 11 (13) сдвига является входом блока 9 (10) накопления отсчетов. Второй вход сумматора 12 (14) соединен с выходом регистра 11 (13) сдвига. Выход сумматора 12 (14) является выходом блока 9 (10) накопления отсчетов, а тактовый вход регистра 11 (13) сдвига является управляющим входом блока 9 (10) накопления отсчетов. Выход вычитателя 5 соединен с входом блока 9-1 накопления отсчетов ККО 6, а выход блока 9-n накопления отсчетов ККО 6 – с входом первого блока обработки отсчетов БОО 15. Выход вычитателя 7 соединен с входом БНО 10-1 ККО 8, а выход БНО 10-n ККО 8 – с входом второго блока обработки отсчетов БОО 16.

В БОО 15 (16) вход первого регистра сдвига 17 (25) соединен с первыми входами первого сумматора 18 (26) и первого вычитателя 19 (27), образуя вход БОО 15 (16), а выход первого регистра сдвига 17 (25) подключен к входу второго регистра сдвига 20 (28) и вторым входам первого сумматора 18 (26) и первого вычитателя 19 (27), выход второго регистра сдвига 20 (28) соединен с первыми входами второго 22 (30) и третьего 23 (30) сумматора и первыми входами второго 21 (29) и третьего 24 (32) вычитателя, а вторые входы второго сумматора 22 (30) и второго вычитателя 21 (29) соединены с выходом первого сумматора 18 (26), вторые входы третьего сумматора 23 (30) и третьего вычитателя 24 (32) соединены с выходом первого вычитателя 19 (27), выходы второго 22 (30) и третьего 23 (30) сумматора и второго 21 (29) и третьего24 (32) вычитателя образуют соответственно первый, второй, третий и четвертый выходы БОО 15 (16).

Первые выходы первого БОО 15 и второго БОО 16 соединены с первым и вторым входами первого квадратичного преобразователя КП 33 БФР, вторые выходы первого БОО 15 и второго БОО 16 соединены с первым и вторым входами второго КП 34 блока формирования решения БФР, третьи выходы первого БОО 15 и второго БОО 16 соединены с первым и вторым входами третьего КП 35 блока формирования решения БФР, а четвертые выходы первого БОО 15 и второго БОО 16 соединены с первым и вторым входами четвертого КП 36 БФР, выходы первого 34 и второго 35 КП соединены с первым и вторым входами первого вычитателя 38 БФР и с первым и вторым входами первого мультиплексора 39 БФР, а управляющий вход первого мультиплексора 39 БФР – с выходом знакового разряда первого вычитателя 38 БФР, выходы третьего36 и четвертого 37 КП соединены с первым и вторым входами второго вычитателя 40 БФР и с первым и вторым входами второго мультиплексора 41 БФР, а управляющий вход второго мультиплексора 41 БФР – с выходом знакового разряда второго вычитателя 40 БФР, выходы первого 39 и второго 41 мультиплексоров БФР подключены к первому и второму входам третьего вычитателя 42 БФР, а его выходной знаковый разряд соединен с входом триггера 43 БФР, на управляющий вход которого подается сигнал тактовой синхронизации демодулятора 44, тактовые входы первого ККО 6 и второго ККО 8, регистров первого 15 и второго 16 БОО подключены к выходам генератора тактовых импульсов ГТИ 46, а выход триггера 43 БФР является выходом 45 цифрового демодулятора двоичных сигналов.

Устройство работает следующим образом.

Сигнал с ОФМ второго порядка представляет собой последовательность информационных символов, k-й из которых является гармоническим колебанием вида $$s_k\left(t\right)=S\sin \left(2\pi f_{0}t+a_k\pi +{\phi }_0\right)$$, где S – амплитуда, $$f_0$$ – несущая частота, $${\phi }_0$$ – начальная фаза, $$a_k$$ – двоичный элемент со значениями 0 или 1, который определяется информационным символом $$b_k$$ со значениями 0 или 1 и двумя предшествующими значениями $$a_{k-1}$$ и $$a_{k-2}$$.

Таблица истинности имеет следующий вид.

$$b_k$$ $$a_k$$ $$a_{k-1}$$ $$a_{k-2}$$ 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1

В принятых обозначениях

$$b_k=\left|\left|a_k-a_{k-1}\right|-\left|a_{k-1}-a_{k-2}\right|\right|$$ .

Повышение помехоустойчивости при демодуляции сигнала с ОФМ второго порядка по сравнению с классической ОФМ (первого порядка) при сохранении скорости передачи обеспечивается обработкой «в целом» трех последних принятых элементов [1], что и реализуется в предлагаемом устройстве.

Входной сигнал с ОФМ второго порядка на входе 2 АЦП 1 квантуется во времени по четыре отсчета на период повторения $$T=1/f_0$$ (частота квантования равна $$f_{КВ}=4f_0$$) в соответствии с тактовыми импульсами 3. Информационный элемент сигнала длительностью $$T_{Э}$$ содержит N периодов T несущего колебания ($$T_{Э}=NT$$), причем $$N=2^n$$, где n – целое число.

Процесс квантования показан на фиг. 2 точками для трех последовательных информационных элементов длительностью $$T_{Э}$$. Результаты некогерентной обработки не зависят от начальной фазы $${\phi }_0$$ сигнала с ОФМ. Регистр 4 сдвига многоразрядных кодов на четыре отсчета заполняется на интервале T для i-го периода четырьмя отсчетами $$s_{i1}$$, $$s_{i2}$$, $$s_{i3}$$ и $$s_{i4}$$.

На вход вычитателя 5 поступают четные отсчеты $$s_{i2}$$ и $$s_{i4}$$, а на его выходе формируется разность $$s_{i4}-s_{i2}=2S\cos {\phi }_0$$, которая поступает на вход сумматора 12-1 первого БНО 9-1 первого ККО 6. На выходе сумматора 12-1 первого БНО 6 первого ККО 6 получим сумму поступившей разности отсчетов и ранее записанной в регистр 11-1 предшествующей разности в виде $$\left(s_{i4}-s_{i2}\right)+\left(s_{\left(i-1\right)4}-s_{\left(i-1\right)2}\right)=4S\cos {\phi }_0$$. Во втором БНО суммируются 4 разности, в третьем 8 разностей и т.д. При отсутствии помех на выходе сумматора 12-n последнего БНО 9-n первого ККО 6 (при условии постоянства начальной фазы $${\phi }_0$$) получим величину

$$y_{i1}={\displaystyle \sum _{j=0}^{N-1}\left(s_{\left(i-j\right)4}-s_{\left(i-j\right)2}\right)}=2NS\cos {\phi }_0$$ . (1)

На вход вычитателя 7 поступают нечетные отсчеты $$s_{i1}$$ и $$s_{i3}$$, разности которых аналогично предыдущему накапливаются во втором ККО 8, на выходе которого формируется сумма

$$y_{i0}={\displaystyle \sum _{j=0}^{N-1}\left(s_{\left(i-j\right)3}-s_{\left(i-j\right)1}\right)}=2NS\sin {\phi }_0$$ . (2)

В первом БОО 15 производится обработка «в целом» четных отсчетов трех последних принятых символов, каждый длительностью по N периодов несущей, для четырех возможных комбинаций информационных фазовых сдвигов. В первом сумматоре 18 первого БОО 15 вычисляется величина

$$z_{i10}=y_{i1}+y_{\left(i-N\right)1}={\displaystyle \sum _{j=0}^{N-1}\left(s_{\left(i-j\right)4}-s_{\left(i-j\right)2}\right)}+{\displaystyle \sum _{j=N}^{2N-1}\left(s_{\left(i-j\right)4}-s_{\left(i-j\right)2}\right)}$$ ,

а в первом вычитателе 19 первого БОО 15 – разность

$$z_{i11}=y_{i1}-y_{\left(i-N\right)1}={\displaystyle \sum _{j=0}^{N-1}\left(s_{\left(i-j\right)4}-s_{\left(i-j\right)2}\right)}-{\displaystyle \sum _{j=N}^{2N-1}\left(s_{\left(i-j\right)4}-s_{\left(i-j\right)2}\right)}$$ ,

значения $$y_{i1}$$ поступают с выхода ККО 6, а $$y_{\left(i-N\right)1}$$ – с выхода регистра сдвига 17 первого БОО 15 емкостью N ячеек памяти.

Во втором сумматоре 22 первого БОО 15 вычисляется величина

$$v_{i100}=y_{i1}+y_{\left(i-N\right)1}+y_{\left(i-2N\right)1}$$ , (3)

во втором вычитателе 21 первого БОО 15 –

$$v_{i101}=y_{i1}+y_{\left(i-N\right)1}-y_{\left(i-2N\right)1}$$ , (4)

в третьем сумматоре 23 первого БОО 15 –

$$v_{i110}=y_{i1}-y_{\left(i-N\right)1}+y_{\left(i-2N\right)1}$$ , (5)

а в третьем вычитателе 24 первого БОО 15 –

$$v_{i111}=y_{i1}-y_{\left(i-N\right)1}-y_{\left(i-2N\right)1}$$ . (6)

Значения $$y_{\left(i-2N\right)1}$$ поступают с выхода регистра сдвига 20 первого БОО 15 емкостью N ячеек памяти.

Аналогично во втором БОО 16 производится обработка «в целом» нечетных отсчетов трех последних принятых символов. В первом сумматоре 26 второго БОО 16 вычисляется величина

$$z_{i00}=y_{i0}+y_{\left(i-N\right)0}={\displaystyle \sum _{j=0}^{N-1}\left(s_{\left(i-j\right)3}-s_{\left(i-j\right)1}\right)}+{\displaystyle \sum _{j=N}^{2N-1}\left(s_{\left(i-j\right)3}-s_{\left(i-j\right)1}\right)}$$ ,

а в первом вычитателе 27 второго БОО 16 – разность

$$z_{i01}=y_{i0}-y_{\left(i-N\right)0}={\displaystyle \sum _{j=0}^{N-1}\left(s_{\left(i-j\right)3}-s_{\left(i-j\right)1}\right)}-{\displaystyle \sum _{j=N}^{2N-1}\left(s_{\left(i-j\right)3}-s_{\left(i-j\right)1}\right)}$$ ,

значения $$y_{i0}$$ поступают с выхода ККО 8, а $$y_{\left(i-N\right)0}$$ – с выхода регистра сдвига 25 второго БОО 16 емкостью N ячеек памяти.

Во втором сумматоре 30 второго БОО 16 вычисляется величина

$$v_{i000}=y_{i0}+y_{\left(i-N\right)0}+y_{\left(i-2N\right)0}$$ , (7)

во втором вычитателе 29 второго БОО 16 –

$$v_{i001}=y_{i0}+y_{\left(i-N\right)0}-y_{\left(i-2N\right)0}$$ , (8)

в третьем сумматоре 31 второго БОО 16 –

$$v_{i010}=y_{i0}-y_{\left(i-N\right)0}+y_{\left(i-2N\right)0}$$ , (9)

а в третьем вычитателе 32 второго БОО 16 –

$$v_{i011}=y_{i0}-y_{\left(i-N\right)0}-y_{\left(i-2N\right)0}$$ . (10)

Значения $$y_{\left(i-2N\right)0}$$ поступают с выхода регистра сдвига 28 второго БОО 16 емкостью N ячеек памяти.

Результаты обработки отсчетов (3)-(6) и (7)-(10) в первом БОО 15 и втором БОО 16 поступают в блок формирования решения 33.

В первом квадратичном преобразователе 34 БФР 33 вычисляется величина

$$V_{i0}=\sqrt{v_{i100}^2+v_{i000}^2}$$ , (11)

во втором КП 35 БФР 33 –

$$V_{i2}=\sqrt{v_{i110}^2+v_{i010}^2}$$ , (12)

в третьем КП 36 БФР 33 –

$$V_{i1}=\sqrt{v_{i101}^2+v_{i001}^2}$$ , (13)

а в четвертом КП 37 БФР 33 –

$$V_{i3}=\sqrt{v_{i111}^2+v_{i011}^2}$$ . (14)

Далее в БФР 33 выбирается наибольшее значение из $$V_{i0}$$, $$V_{i1}$$, $$V_{i2}$$ и $$V_{i3}$$. Для этого в вычитателе 38 БФР 33 формируется разность $$V_{i0}-V_{i2}$$ и знаковый разряд вычитателя 38 управляет мультиплексором 39, который передает на выход $$V_{i0}$$ , если $$\left(V_{i0}-V_{i2}\right)>0$$, а иначе выдается $$V_{i2}$$, так что на выходе мультиплексора 39 формируется величина

$$A=\max \left(V_{i0},V_{i2}\right)$$ .

Аналогично в вычитателе 40 БФР 33 формируется разность $$V_{i1}-V_{i3}$$ и знаковый разряд вычитателя 40 управляет мультиплексором 41, который передает на выход $$V_{i1}$$ , если $$\left(V_{i1}-V_{i3}\right)>0$$, а иначе выдается $$V_{i3}$$. В результате на выходе мультиплексора 41 получим

$$B=\max \left(V_{i1},V_{i3}\right)$$ .

Величины A и B поступают на первый и второй входы вычитателя 42 БФР 33, знаковый разряд которого формирует двоичный логический уровень $$D=0$$, если $$A>B$$, а иначе – $$D=1$$. Значение D поступает на вход триггера 43 БФР 33, на выходе 45 которого по импульсам тактовой синхронизации демодулятора 44 формируется принятый информационный символ демодулятора.

В общем виде величины $$v_i$$ в (3)-(6) и (7)-(10) можно представить следующим образом

$$v_i=y_i+c_1{y}_{i-N}+c_2{y}_{i-2N}$$ , (15)

где $$c_1=\pm 1$$ и $$c_2=\pm 1$$ – коэффициенты, определяемые знаками в выражениях (3)-(6) и (7)-(10).

С учетом (1), (2), (15) для значений откликов квадратичных преобразователей после поступления k-го информационного символа получим

$$V_{k,n}=2NS\left|1+{\left(-1\right)}^{a_{k-1}}{c}_1+{\left(-1\right)}^{a_{k-2}}{c}_2\right|$$ ,

где $$a_{k-1}$$ и $$a_{k-2}$$ коэффициенты модуляции фазы из таблицы истинности, $$n=\overline{\mathrm{0,3}}$$ – номер канала обработки в (11)-(14). Если передается информационный символ $$b_k$$, то ему соответствует пара значений $$a_{k-1}$$ и $$a_{k-2}$$, и, если она согласована с каналом вычисления $$v_i$$, так что $${\left(-1\right)}^{a_{k-1}}{c}_1=1$$ и $${\left(-1\right)}^{a_{k-2}}{c}_2=1$$, то по окончании приема символа имеем

$$V_{k,n}=6NS$$ ,

а, если не согласована (для трех других каналов), то

$$V_{k,n}=2NS$$ .

При воздействии полосового гауссовского шума с дисперсией отсчетов на выходе АЦП $${\sigma }_{Ш}^2$$ дисперсия $${\sigma }_V^2$$ значений откликов V (суммы $$6N$$отсчетов в каждом квадратурном канале) на выходе каналов обработки равна

$${\sigma }_V^2=6N{\sigma }_{Ш}^2$$ .

Предполагается, что отсчеты шума на выходе АЦП статистически независимы.

Одномерная плотность вероятностей значений V в согласованном с сигналом канале обработки соответствует распределению Райса [4] вида

$$w_{С}\left(V\right)=\frac{V}{6N{\sigma }_{Ш}^2}\exp \left[-\frac{V^2+{\left(6NS\right)}^2}{12N{\sigma }_{Ш}^2}\right]I_0\left(\frac{SV}{{\sigma }_{Ш}^2}\right)$$ ,

а в несогласованном (помеховом) канале –

$$w_{П}\left(V\right)=\frac{V}{6N{\sigma }_{Ш}^2}\exp \left[-\frac{V^2+{\left(2NS\right)}^2}{12N{\sigma }_{Ш}^2}\right]I_0\left(\frac{SV}{3{\sigma }_{Ш}^2}\right)$$ .

Здесь $$I_0\left(x\right)$$ – модифицированная функция Бесселя нулевого порядка.

При расчетах помехоустойчивости необходимо учитывать коррелированность откликов в различных каналах.

Отношение сигнал/шум $$h^2$$ для одного информационного элемента длительностью N периодов (по $$2N$$ отсчетов в квадратурном канале) равно отношению мощности сигнала $${\left(2NS\right)}^2/2$$ к мощности шума $$2N{\sigma }_{Ш}^2$$. Тогда

$$h^2=N{S}^2/{\sigma }_{Ш}^2$$ .

На фиг. 3 показаны результаты имитационного моделирования работы демодулятора сигнала с ОФМ второго порядка при отсутствии помехи $$N=256$$. На фиг. 3а представлены нормированные к $$6NS$$ зависимости $$V_{i0}$$ (сплошная линия) и $$V_{i2}$$ (пунктир) от номера текущего периода. Здесь целые значения $$i/N$$ соответствуют моментам формирования решения, а их максимальные значения (равные 1) соответствуют решению $$D=0$$.

На фиг. 3б показаны аналогичные зависимости $$V_{i1}$$ (сплошная линия) и $$V_{i3}$$ (пунктир), по максимумам которых принимается решение $$D=1$$. Те же зависимости при наличии помех при $$h^2=\mathrm{7,1}$$ дБ показаны на фиг. 4.

Для определения помехоустойчивости демодулятора можно использовать известные [4] выражения для оптимального некогерентного демодулятора сигналов с ОФМ первого порядка

$$P_{ОШНК}=\exp \left(-h^2/2\right)/2$$ . (16)

и для оптимального когерентного демодулятора

$$P_{ОШК}=1-\left[1+F^2\left(\sqrt{2}h\right)\right]$$ . (17)

где $$F\left(x\right)=\sqrt{2/\pi }{\displaystyle {\int }_0^x\exp \left(-t^2/2\right)\text{ d}t}$$.

Зависимости (16), (17) вероятностей $$P_{ОШНК}$$ (верхняя кривая) и $$P_{ОШК}$$ (нижняя кривая) от отношения сигнал/шум h (в дБ) показаны на фиг. 5. Здесь же треугольниками нанесены значения вероятности ошибки демодуляции сигнала с ОФМ второго порядка, полученные в ходе статистического моделирования. Как видно, предлагаемый некогерентный демодулятор обеспечивает практически такую же помехоустойчивость, что и когерентный, не требуя при этом фазовой синхронизации опорного генератора с принимаемым сигналом. По сравнению с демодулятором сигналов с ОФМ первого порядка выигрыш в отношении сигнал/шум равен 3 дБ. Подобные результаты известны в [1] при аналоговой обработке сигнала.

Предлагаемое цифровое техническое решение требует минимальных аппаратных затрат при реализации на программируемых логических интегральных схемах.

Использованная литература:

1. Окунев Ю.Б. Цифровая передача информации фазомодулированными сигналами. – М.: Радио и связь, 1991. – 296 с.

2. Тримайлов А.Е., Крутов М.И., Горляковский В.А. Цифровой демодулятор сигналов фазоразностной модуляции первого и второго порядка // Авторское свидетельство SU 1838884А3, МПК H04L27/22, опубл. 30.08.93 (Бюлл. № 32), заявка № 4938353/09 от 20.05.1991.

3. Литвиненко В.П., Глушков А.Н. Цифровой демодулятор сигналов с относительной фазовой манипуляцией // Патент № 2505922C2, МПК H04B1/10, H03D3/02, опубл. 27.01.2014 (Бюлл. № 3), заявка № 2011130805/08 от 22.07.2011.

4. Финк Л.М. Теория передачи дискретных сообщений. – М.: Сов. Радио, 1970. – 728 с.

Изобретение относится к области радиотехники и может быть использовано в устройствах приема цифровых информационных сигналов для цифровой демодуляции двоичных сигналов с относительной фазовой манипуляцией второго порядка (ОФМ2). Достигаемый технический результат – обеспечение высокоскоростной цифровой демодуляции сигналов с относительной фазовой манипуляцией второго порядка. Цифровой демодулятор сигналов с относительной фазовой манипуляцией второго порядка содержит аналого-цифровой преобразователь (АЦП), регистр сдвига многоразрядных кодов на четыре отсчета, первый и второй n-каскадные каналы квадратурной обработки (ККО) сигналов, генератор тактовых импульсов (ГТИ), первый и второй блоки обработки отсчетов (БОО), каждый из которых состоит из первого и второго многоразрядных регистров сдвига, первого, второго и третьего сумматоров, первого, второго и третьего вычитателей и блока формирования решения (БФР), содержащего первый, второй, третий и четвертый квадратичные преобразователи (КП), первый, второй и третий вычитатели, первый и второй мультиплексоры и триггер. 5 ил.

Цифровой демодулятор двоичных сигналов с относительной фазовой манипуляцией второго порядка, содержащий аналого-цифровой преобразователь (АЦП), регистр сдвига многоразрядных кодов на четыре отсчета, первый и второй n-каскадные каналы квадратурной обработки (ККО) сигналов и генератор тактовых импульсов (ГТИ), отличающийся тем, что он дополнительно содержит первый и второй блоки обработки отсчетов (БОО), каждый из которых состоит из первого и второго многоразрядных регистров сдвига, первого, второго и третьего сумматоров, первого, второго и третьего вычитателей и блока формирования решения (БФР), содержащего первый, второй, третий и четвертый квадратичные преобразователи (КП), первый, второй и третий вычитатели, первый и второй мультиплексоры и триггер, выход каждого ККО соединен с входом соответствующего БОО, в котором вход первого регистра сдвига соединен с первыми входами первого сумматора и первого вычитателя, образуя вход БОО, а выход первого регистра сдвига подключен к входу второго регистра сдвига и вторым входам первого сумматора и первого вычитателя, выход второго регистра сдвига соединен с первыми входами второго и третьего сумматоров и первыми входами второго и третьего вычитателей, вторые входы второго сумматора и второго вычитателя соединены с выходом первого сумматора, вторые входы третьего сумматора и третьего вычитателя соединены с выходом первого вычитателя, выходы второго и третьего сумматоров и второго и третьего вычитателей образуют соответственно первый, второй, третий и четвертый выходы БОО, первые выходы первого и второго БОО соединены с первым и вторым входами первого КП БФР, вторые выходы первого и второго БОО соединены с первым и вторым входами второго КП БФР, третьи выходы первого и второго БОО соединены с первым и вторым входами третьего КП БФР, а четвертые выходы первого и второго БОО соединены с первым и вторым входами четвертого КП БФР, выходы первого и второго КП соединены с первым и вторым входами первого вычитателя БФР и с первым и вторым входами первого мультиплексора БФР, а управляющий вход первого мультиплексора БФР – с выходом знакового разряда первого вычитателя БФР, выходы третьего и четвертого КП соединены с первым и вторым входами второго вычитателя БФР и с первым и вторым входами второго мультиплексора БФР, а управляющий вход второго мультиплексора БФР – с выходом знакового разряда второго вычитателя БФР, выходы первого и второго мультиплексоров БФР подключены к первому и второму входам третьего вычитателя БФР, а его выходной знаковый разряд соединен с входом триггера, на управляющий вход которого подается сигнал тактовой синхронизации демодулятора, тактовые входы первого и второго ККО, регистров первого и второго БОО подключены к выходам ГТИ, выход триггера является выходом демодулятора.