МАЖОРИТАРНЫЙ МОДУЛЬ Российский патент 2019 года по МПК H03K19/23 G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (патент РФ 2249844, кл. G06F 7/38, 2005 г.; патент РФ 2542920, кл. G06F 7/57, 2015 г.), которые реализуют мажоритарную функцию Maj(x₁,x₂,x₃)=x₁x₂∨x₁x₃∨х₂х₃ трех аргументов - входных двоичных сигналов х₁,х₂,х₃ ∈ {0,1} либо дизъюнкцию (конъюнкцию) тех же трех аргументов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2580801, кл. G06F 7/38, 2016 г.), который содержит логические элементы и с помощью двух настроечных входов реализует мажоритарную функцию Maj(x₁,…,x₅)=x₁x₂x₃∨x₁x₂x₄∨x₁x₂x₅∨x₁x₃x₄∨x₁x₃x₅∨x₁x₄x₅∨x₂x₃x₄∨х₂х₃х₅∨х₂х₄х₅∨х₃х₄х₅ пяти аргументов - входных двоичных сигналов х₁,…,х₅ ∈ {0,1} либо дизъюнкцию (конъюнкцию) тех же пяти аргументов. При этом h=4, где h есть глубина схемы прототипа.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит два элемента И, два элемента ИЛИ и девять мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и глубины схемы прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем девять мажоритарных элементов, выходы m-го (m+4)-го и r-го (r∈{4,8}) мажоритарных элементов соединены соответственно с вторыми входами (m+1)-го, (m+5)-го и третьим входом (r-1)-го мажоритарных элементов, а третьи входы первого, четвертого мажоритарных элементов и объединенные третий вход второго, второй вход пятого мажоритарных элементов, объединенные второй вход четвертого, третий вход шестого мажоритарных элементов, объединенные второй вход первого, третий вход пятого мажоритарных элементов подключены соответственно к четвертому, пятому и первому, второму, третьему информационным входам мажоритарного модуля, выход и первый настроечный вход которого соединены соответственно с выходом девятого и первыми входами первого, третьего мажоритарных элементов, особенность заключается в том, что второй и третий входы девятого мажоритарного элемента соединены соответственно с выходами третьего и седьмого мажоритарных элементов, а второй, третий входы восьмого мажоритарного элемента и объединенные первые входы пятого, седьмого мажоритарных элементов, объединенные первые входы шестого, восьмого мажоритарных элементов подключены соответственно к первому, третьему и четвертому, пятому информационным входам мажоритарного модуля, второй и первый настроечные входы которого соединены соответственно с первым входом девятого и первыми входами второго, четвертого мажоритарных элементов.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит мажоритарные элементы 1₁,…,1₉, причем выходы элементов 1_m 1_m+4 и 1_r (r∈{4,8}) соединены соответственно с вторыми входами элементов 1_m+1, 1_m+5 и третьим входом элемента 1_r-1, второй и третий входы элемента 1₉ подключены соответственно к выходам элементов 1₃ и 1₇, а объединенные третий вход элемента 1₂, вторые входы элементов 1₅, l₈, объединенные второй вход элемента 1₄, третий вход элемента 1₆, объединенные второй вход элемента 1₁, третьи входы элементов 1₅, 1₈, объединенные третий вход элемента 1₁, первые входы элементов 1₅, 1₇ и объединенные третий вход элемента 1₄, первые входы элементов 1₆, 1₈ образуют соответственно первый, второй, третий, четвертый и пятый информационные входы мажоритарного модуля, первый, второй настроечные входы и выход которого соединены соответственно с первым входом элемента 1_i первым входом и выходом элемента 1₉.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый,…,пятый информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы x₁,…,x₅ ∈ {0,1} и у₁,у₂ ∈ {0,1}. На выходе мажоритарного элемента 1_j имеем a_j1#a_j2#a_j3=а_j1a_j2∨a_j1a_j3∨a_j2a_j3, где a_j1,a_j2,a_j3 и #,∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Следовательно, сигнал на выходе элемента 1₉ определяется выражением где

Таким образом, на выходе предлагаемого модуля получим

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль с помощью двух настроечных входов реализует мажоритарную функцию пяти аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же пяти аргументов и обладает меньшими по сравнению с прототипом аппаратурными затратами. При этом глубина h схемы предлагаемого мажоритарного модуля составляет h=4.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же пяти аргументов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации. Технический результат заключается в уменьшении аппаратурных затрат при сохранении функциональных возможностей и глубины схемы мажоритарного модуля. Технический результат достигается за счет мажоритарного модуля, который содержит девять мажоритарных элементов (1₁,…,1₉). 1 ил.

Мажоритарный модуль, содержащий девять мажоритарных элементов, причем выходы m-го (m+4)-го и r-го (r∈{4,8}) мажоритарных элементов соединены соответственно с вторыми входами (m+1)-го, (m+5)-го и третьим входом (r-1)-го мажоритарных элементов, а третьи входы первого, четвертого мажоритарных элементов и объединенные третий вход второго, второй вход пятого мажоритарных элементов, объединенные второй вход четвертого, третий вход шестого мажоритарных элементов, объединенные второй вход первого, третий вход пятого мажоритарных элементов подключены соответственно к четвертому, пятому и первому, второму, третьему информационным входам мажоритарного модуля, выход и первый настроечный вход которого соединены соответственно с выходом девятого и первыми входами первого, третьего мажоритарных элементов, отличающийся тем, что второй и третий входы девятого мажоритарного элемента соединены соответственно с выходами третьего и седьмого мажоритарных элементов, а второй, третий входы восьмого мажоритарного элемента и объединенные первые входы пятого, седьмого мажоритарных элементов, объединенные первые входы шестого, восьмого мажоритарных элементов подключены соответственно к первому, третьему и четвертому, пятому информационным входам мажоритарного модуля, второй и первый настроечные входы которого соединены соответственно с первым входом девятого и первыми входами второго, четвертого мажоритарных элементов.