МАЖОРИТАРНЫЙ МОДУЛЬ Российский патент 2019 года по МПК G06F7/38 H03K19/23 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (см., например, патент РФ 2249844, кл. G06F 7/38, 2005 г.), которые реализуют мажоритарную функцию Maj(х₁, х₂, х₃) = х₁х₂ ∨ x₁x₃ ∨ x₂x₃ трех аргументов - входных двоичных сигналов x_l, x₂, x₃ ∈ {0,1} либо дизъюнкцию (конъюнкцию) тех же трех аргументов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2580801, кл. G06F 7/38, 2016 г.), который содержит логические элементы и с помощью двух настроечных входов реализует мажоритарную функцию Maj(x₁, …, х₅) = х₁х₂х₃ ∨ х₁х₂х₄ ∨ x₁x₂x₅ ∨ х₁х₃х₄ ∨ x₁x₃x₅ ∨ х₁х₄х₅ ∨ х₂х₃х₄ ∨ х₂х₃х₅ ∨ х₂х₄х₅ ∨ х₃х₄х₅ пяти аргументов - входных двоичных сигналов x₁, …, x₅ ∈ {0,1} либо дизъюнкцию (конъюнкцию) тех же пяти аргументов. При этом h = 4, где h есть глубина схемы прототипа.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит два элемента И, два элемента ИЛИ и девять мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении элементного базиса, функциональных возможностей и глубины схемы прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем элемент И, элемент ИЛИ и девять мажоритарных элементов, вторые входы пятого, восьмого и объединенные третьи входы четвертого, восьмого мажоритарных элементов соединены соответственно с первым, четвертым и пятым информационными входами мажоритарного модуля, выходы i-го (), (i + 4)-го и r-го (r ∈ {4,8}) мажоритарных элементов подключены соответственно к вторым входам (i + 1)-го, (i + 5)-го и третьему входу (r - 1)-го мажоритарных элементов, первый, второй входы и выход девятого мажоритарного элемента соединены соответственно с выходами третьего, седьмого мажоритарных элементов и выходом мажоритарного модуля, первый и второй настроечные входы которого подключены соответственно к объединенным первым входам первого, седьмого и объединенным первым входам шестого, восьмого мажоритарных элементов, особенность заключается в том, что первый вход элемента ИЛИ, подключенного выходом к третьему входу девятого мажоритарного элемента, и первый вход элемента И, подключенного выходом к второму входу элемента ИЛИ, соединены соответственно с выходами первого и пятого мажоритарных элементов, а вторые входы первого, четвертого и объединенные третьи входы первого, пятого мажоритарных элементов, объединенные второй вход элемента И, третьи входы второго, шестого мажоритарных элементов подключены соответственно к первому, четвертому и второму, третьему информационным входам мажоритарного модуля, первый и второй настроечные входы которого соединены соответственно с объединенными первыми входами второго, четвертого и объединенными первыми входами третьего, пятого мажоритарных элементов.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элемент И 1, элемент ИЛИ 2 и мажоритарные элементы 3₁, …, 3₉, причем объединенные вторые входы элементов 3₁, 3₅, объединенные третьи входы элементов 3₁, 3₅, объединенные второй вход элемента 1, третьи входы элементов 3₂, 3₆, объединенные вторые входы элементов 3₄, 3₈ и объединенные третьи входы элементов 3₄, 3₈ образуют соответственно первый, второй, третий, четвертый и пятый информационные входы мажоритарного модуля, выходы элементов , 3_i+4 и 3_r (r ∈ {4,8}) соединены соответственно с вторыми входами элементов 3_i+1, 3_i+5 и третьим входом элемента 3_r-1 первые входы элементов 1, 2 и второй вход элемента 2 подключены соответственно к выходам элементов 3₅, 3₁ и 1, а первый, второй, третий входы и выход элемента 3₉ соединены соответственно с выходами элементов 3₃, 3₇, 2 и выходом мажоритарного модуля, первый и второй настроечные входы которого подключены соответственно к объединенным первым входам элементов 3₁, 3₂, 3₄, 3₇ и объединенным первым входам элементов 3₃, 3₅, 3₆, 3₈.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, пятый информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы х₁, …, х₅ ∈ {0,1} и у₁, у₂ ∈ {0,1}. На выходе мажоритарного элемента имеем , где , , и #, ∨, • есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Следовательно, сигнал на выходе элемента 3₉ определяется выражением

где . Таким образом, на выходе предлагаемого модуля получим

.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль с помощью двух настроечных входов реализует мажоритарную функцию пяти аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же пяти аргументов, построен в элементном базисе прототипа и обладает меньшими по сравнению с прототипом аппаратурными затратами. При этом глубина h схемы предлагаемого мажоритарного модуля составляет h = 4.

Изобретение относится к вычислительной технике. Технический результат: уменьшение аппаратных затрат при сохранении элементного базиса. Для этого в мажоритарном модуле, содержащем элемент И, элемент ИЛИ и девять мажоритарных элементов, вторые входы пятого, восьмого и объединенные третьи входы четвертого, восьмого мажоритарных элементов соединены, первый и второй настроечные входы которого подключены соответственно к объединенным первым входам первого, седьмого и объединенным первым входам шестого, восьмого мажоритарных элементов, особенность заключается в том, что первый вход элемента ИЛИ, и первый вход элемента И соединены, а вторые входы первого, четвертого и объединенные третьи входы первого, пятого мажоритарных элементов, объединенные второй вход элемента И, третьи входы второго, шестого мажоритарных элементов подключены соответственно к первому, четвертому и второму, третьему информационным входам мажоритарного модуля, первый и второй настроечные входы которого соединены. 1 ил.

Мажоритарный модуль, содержащий элемент И, элемент ИЛИ и девять мажоритарных элементов, причем вторые входы пятого, восьмого и объединенные третьи входы четвертого, восьмого мажоритарных элементов соединены соответственно с первым, четвертым и пятым информационными входами мажоритарного модуля, выходы i-го , (i+4)-го и r-го (r∈{4,8}) мажоритарных элементов подключены соответственно к вторым входам (i+1)-го, (i+5)-го и третьему входу (r-1)-го мажоритарных элементов, первый, второй входы и выход девятого мажоритарного элемента соединены соответственно с выходами третьего, седьмого мажоритарных элементов и выходом мажоритарного модуля, первый и второй настроечные входы которого подключены соответственно к объединенным первым входам первого, седьмого и объединенным первым входам шестого, восьмого мажоритарных элементов, отличающийся тем, что первый вход элемента ИЛИ, подключенного выходом к третьему входу девятого мажоритарного элемента, и первый вход элемента И, подключенного выходом к второму входу элемента ИЛИ, соединены соответственно с выходами первого и пятого мажоритарных элементов, а вторые входы первого, четвертого и объединенные третьи входы первого, пятого мажоритарных элементов, объединенные второй вход элемента И, третьи входы второго, шестого мажоритарных элементов подключены соответственно к первому, четвертому и второму, третьему информационным входам мажоритарного модуля, первый и второй настроечные входы которого соединены соответственно с объединенными первыми входами второго, четвертого и объединенными первыми входами третьего, пятого мажоритарных элементов.