Триггерный двухступенчатый R-S триггер Российский патент 2020 года по МПК H03K19/96 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием R-S триггеров и регистровтоже сих использованием.

Известен двухтактный R-S триггер [1 ШилоВ.Л.Популярные цифровые микросхемы. − Челябинск : Металлургия, 1989, с. 70, рис. 1.48, а], содержащий девятьлогических элементов.

Недостаток его заключается в том, что у него малая нагрузочная способность. Внешняя нагрузка подключается к выходу предпоследнего или последнего логического элемента.В частности, при выполнении этого R-S триггера на логических элементах И-НЕ транзисторно-транзисторного (ТТЛ) варианта [Ямпольский В.С. Основы автоматики и электронно-вычислительной техники. - М.: Просвещение, 1991, с. 74, рис. 35] электрический ток внешней нагрузки формирует только один из имеющихся транзисторов. Если бы в формировании электрического тока внешней нагрузки участвовало больше транзисторов, то это повысило бы силу электрического тока в нагрузке и соответственно повысило бы нагрузочную способность триггера.

Наиболее близким по достигаемому результату является выбранный в качестве прототипатриггер с дополнительной симметрией [Гольденберг Л.М., Импульсные и цифровые устройства. − М.: Связь, 1973, стр. 275, рис. 4.18, в], содержащий два транзистора, четыре резистора и три источника постоянного питающего напряжения.

Недостаток его заключается в том, что у него малая нагрузочная способность, т.к. относительно небольшая часть электрического тока, потребляемого от источника постоянного питающего напряжения, образует электрический ток внешней нагрузки. Это объясняется тем, что одну внешнюю нагрузку в рассматриваемой схеме можно подключать к коллектору или к эмиттеру только одного из двух имеющихся транзисторов. Если бы в формировании электрического тока внешней нагрузки участвовали оба имеющихся транзистора, то это повысило бы нагрузочную способность триггера.

Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного двухступенчатого R-S триггера.

Это достигается тем, что в триггерный двухступенчатый R-S триггер, содержащий источник питающего постоянного напряжения, общая (минусовая) шина которого заземлена, в первой ступени двухступенчатого триггера последовательно включённые первый резистор, первый (n-p-n) транзистор и второй резистор, свободный вывод первого резистора подключён к выходу (плюсовой вывод) питающего постоянного напряжения, также в первой ступени двухступенчатого триггера последовательно включенные третий резистор, второй (p-n-p) транзистор и четвёртый резистор, свободный вывод третьего резистора подключен к общему выводу первого резистора и выхода источника питающего постоянного напряжения, база второго транзистора соединена с общим выводом первого резистора и коллектора первого транзистора, общий вывод коллектора этого второго транзистора и четвёртого резистора подсоединён к базе первого транзистора, а свободный вывод четвёртого резистора соединён со свободным выводом второго резистора, приведённые выше резисторы и транзисторы также имеются и во второй ступени двухступенчатого триггера, и они имеют такое же включение, как и в первой ступени, а именно последовательно между собой включены пятый резистор, третий (n-p-n) транзистор и шестой резистор, свободный вывод пятого резистора подключён к общему выводу первого, третьего резисторов и выхода источника питающего постоянного напряжения, также последовательно между собой включены седьмой резистор, четвёртый (p-n-p) транзистор и восьмой резистор, свободный вывод седьмого резистора подключён к общему выводу первого, третьего, пятого резисторов и выхода источника питающегопостоянного напряжения, база четвёртого транзистора соединена с общим выводом пятого резистора и коллектора третьего транзистора, общий вывод коллектора четвёртого транзистора и восьмого резистора подсоединён к базе третьего транзистора, свободный вывод восьмого резистора соединён со свободным выводом шестого резистора, введены двенадцать дополнительных транзисторов и двенадцать дополнительных резисторов, последовательно между собой включены первый дополнительный (n-p-n) транзистор, первый дополнительный резистор, второй дополнительный (n-p-n) транзистор и второй дополнительный резистор, коллектор первого дополнительного транзистора подключён к общему выводу первого резистора, коллектора первого транзистора и базы второго транзистора, вывод базы первого дополнительного транзистора образует относительно «земли» вход S двухступенчатого R-S триггера, вывод базы второго дополнительного транзистора образует относительно «земли» вход синхронизации - вход С двухступенчатого триггера, свободный вывод второго дополнительного резистора заземлён, последовательно между собой включены третий дополнительный (n-p-n) транзистор и третий дополнительный резистор, коллектор третьего дополнительного транзистора подключён к общему выводу третьего резистора и эмиттера второго транзистора, вывод базы этого третьего дополнительного транзистора образует относительно «земли» вход R двухступенчатого R-S триггера, свободный вывод третьего дополнительного резистора соединён с общим выводом первого дополнительного резистора и коллектора второго дополнительного транзистора, последовательно включены четвёртый дополнительный (n-p-n) транзистор и четвёртый дополнительный резистор, коллектор четвёртого дополнительного транзистора подключён к общему выводу третьего резистора, эмиттера второго транзистора и коллектора третьего дополнительного транзистора, вывод базы четвёртого дополнительного транзистора образует относительно «земли» вход «Сброс 0» нессинхронизированной установки двухступенчатого триггера в исходное начальное состояние 0, где уровень выходного напряжения триггера соответствует логическому 0, свободный вывод четвёртого дополнительного резистора заземлён, последовательно включены пятый дополнительный (n-p-n) транзистор и пятый дополнительный резистор, коллектор пятого дополнительного транзистора подключён к общему выводу первого резистора, коллекторов первого и первого дополнительного транзисторов и базы второго транзистора, вывод базы пятого дополнительного транзистора образует относительно «земли» вход «Сброс 1» нессинхронизированной установки двухступенчатого триггера в исходное начальное состояние 1, где уровень выходного напряжения триггера соответствует логической 1, свободный вывод пятого дополнительного резистора заземлён, шестой дополнительный резистор включён между «землёй» и общим выводом второго и четвёртого резисторов и общий вывод последних трёх резисторов образует относительно «земли» выход q первой ступени двухступенчатого триггера, последовательно включены седьмой дополнительный резистор, шестой дополнительный (p-n-p) транзистор и восьмой дополнительный резистор, свободный вывод седьмого дополнительного резистора подключён к выходу источника питающего постоянного напряжения, база шестого дополнительного транзистора соединена со входом синхронизации (вход С) двухступенчатого триггера, свободный вывод восьмого дополнительного резистора заземлён, последовательно включены девятый дополнительный резистор и седьмой дополнительный (p-n-p) транзистор, свободный вывод девятого дополнительного резистора подключен к выходу источника питающего постоянного напряжения, база седьмого дополнительного транзистора соединена с базой восьмого дополнительного (n-p-n) транзистора, а эмиттер последнего транзистора - с выходом первой ступени (выход q) двухступенчатого триггера, последовательно включены девятый дополнительный (n-p-n) транзистор, десятый дополнительный резистор, десятый дополнительный (n-p-n) транзистор и одинадцатый дополнительный резистор, коллектор девятого дополнительного транзистора подключён к общему выводу пятого резистора, коллектора третьего транзистора и базы четвёртого транзистора, база этого девятого дополнительного транзистора подсоединена к коллектору восьмого дополнительного транзистора, база десятого дополнительного транзистора соединена с общим выводом восьмого дополнительного резистора и коллектора шестого дополнительного транзистора, свободный вывод одинадцатого дополнительного резистора заземлён, последовательно включены одинадцатый дополнительный (n-p-n) транзистор и двенадцатый дополнительный резистор, коллектор одинадцатого дополнительного транзистора подключён к общему выводу седьмого резистора и эмиттера четвёртого транзистора, база одинадцатого дополнительного транзистора подсоединена к коллектору седьмого дополнительного транзистора, свободный вывод двенадцатого дополнительного резистора соединен с общим выводом десятого дополнительного резистора и коллектора десятого дополнительного транзистора, коллектор двенадцатого дополнительного (n-p-n) транзистора подключён к общему выводу резисторов шесть и восемь и их совместный общий вывод образует относительно «земли» выход двухступенчатого триггера (выход Q), база двенадцатого дополнительного транзистора соединена с общим выводом эмиттера одинадцатого дополнительного транзистора и двенадцатого дополнительного резистора, эмиттер двенадцатого дополнительного транзистора заземлён.

Сущность изобретения поясняется схемой триггерного двухступенчатого R-S триггера (фиг. 1) и таблицей истинности (фиг. 2) асинхронного R-S триггера.

В триггерном двухспуненчатом R-S триггере (фиг. 1) общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена. Последовательно между собой включены n-p-n транзистор 2, резистор 3, n-p-n транзистор 4 и резистор 5. Вывод базы транзистора 2 образует относительно «земли» сигнальный вход S двухступенчатого триггера. Вывод базы транзистора 4 образует относительно «земли» вход синхронизации(вход С) двухступенчатого триггера. Свободный вывод резистора 5заземлён. Последовательно между собой включены n-p-n транзистор 6 и резистор 7. Вывод базы транзистора 6 образует относительно «земли» сигнальный вход R двухступенчатого триггера. Свободный вывод резистора 7 соединён с общим выводом резистора 3 и коллектора транзистора 4. Последовательно включены n-p-n транзистор 8 и резистор 9. Коллектор транзистора 8 подключён к коллектору транзистора 6. Вывод базытранзистора 8 образует относительно«земли» вход «Сброс 0» двухступенчатого триггера - вход несинхронизированной установки триггера перед началом работы в исходное начальное состояние 0, где уровень выходного напряжения двухступенчатого триггера соответствует логическому 0. Свободный вывод резистор 9 заземлён. Последовательно включены n-p-n транзистор 10 и резистор 11. Коллектор транзистора 10 подключён к коллектору транзистора 2. Вывод базы транзистора образует относительно «земли» вход «Сброс 1» двухступенчатого триггера - вход несинхронизированной установки триггера перед началом работы в исходное начальное состояние 1, где уровень выходного напряжения двухступенчатого триггера соответствует логической1. Свободный вывод резистор 11 заземлён.

Последовательно включены резистор 12, n-p-n транзистор 13 и резистор 14. Свободный вывод резистора 12 подключён к выходу источника 1 питающего постоянного напряжения. Общий вывод резистора 12 и коллектора транзистора 13 подсоединён к общему выводу коллекторов транзисторов 2 и 10. Последовательно включены резистор 15, p-n-p транзистор 16 и резистор 17. Свободный вывод резистора 15 подключён к выходу источника 1 питающего постоянного напряжения. Общий вывод этого резистора и эмиттера транзистора 16 подсоединён к общему выводу коллекторов транзисторов 6 и 8. База транзистора 16 соединена с общим выводом резистора 12 и коллекторов транзисторов 2, 10 и 13. Общий вывод коллектора транзистора 16 и резистора 17 подключён к базе транзистора 13. Свободный вывод резистора 17 соединён со свободным выводом резистора 14. Схема на транзисторах 13, 16 и резисторах 12, 14, 15 и 17 является триггером на транзисторах противоположного типа проводимости. Резистор 18 включён между «землёй» и общим выводом резисторов 14 и 17. Общий вывод трёх резисторов 14, 17 и 18 образует относительно «земли» выход q первой ступени двухступенчатого триггера.

Последовательно включены резистор 19, p-n-p транзистор 20 и резистор 21. Свободный вывод резистора 19 подключен к выходу источника 1 питающего постоянного напряжения. База транзистора 20 соединена со входом (вход С) синхронизации двухступенчатого триггера. Свободный вывод резистора 21 заземлён. Последовательно включены резистор 22 и p-n-p транзистор 23. Свободный вывод резистора 22 подключен к выходу источника 1. База транзистора 23 подсоединена к базе n-p-n транзистора 24. Эмиттер этого последнего транзистора соединён с выходом (выход q) первой ступени двухступенчатого триггера. Последовательно включены n-p-n транзистор 25, резистор 26, (n-p-n) транзистор 27 и резистор 28. База транзистора 25 подключена к коллектору транзистора 24. База транзистора 27 подсоединена к общему выводу резистора 21 и коллектора транзистора 20. Свободный вывод резистора 28 заземлён. Последовательно включены n-p-n транзистор 29 и резистор 30. База транзистора 29 подключена к коллектору транзистора 23. Свободный вывод резистора 30 подсоединён к общему выводу резистора 26 и коллектора транзистора 27. Общий вывод эмиттера транзистора 29 и резистора 30 соединён с базой n-p-n транзистора 31, эмиттер которого заземлён.

Последовательно включены резистор 32, n-p-n транзистор 33 и резистор 34. Свободный вывод резистора 32 подключён к выходу источника 1. Общий вывод последнего резистора и коллектора транзистора 33 подсоединён к коллектору транзистора 25. Последовательно включены резистор 35, p-n-p транзистор 36 и резистор 37. Свободный вывод резистора 35 подключён к выходу источника 1. Общий вывод последнего резистора и эмиттера транзистора 36 подсоединён к коллектору транзистора 29. База транзистора 36 соединена с общим выводом резистора 32 и коллекторов транзисторов 25 и 33. Общий вывод коллектора транзистора 36 и резистора 37 подключён кбазе транзистора 33. Свободный вывод резистора 37 подсоединён ксвободному выводу резистора 34. Схема на транзисторах 33, 36 и резисторах 32, 34, 35 и37 является ещё одним триггером на транзисторах противоположного типа проводимости.

Общий вывод резисторов 34 и 37 соединён с коллектором транзистора 31, и общий вывод трёх последних элементов образует относительно «земли» выход (выход Q) двухступенчатого триггера.

Триггерный двухступенчатый R-S триггер работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень − уровень логического нуля соответствует значениям напряжения в районе нуля или в районе ближе к нулю, высокий уровень − уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырёх вольт). Работа асинхронного R-S триггера отображается известной таблицей истинности(фиг. 2), где − номер строки по порядку, и − условное отображение входных сигналов в данный момент времени t и− условное отображение выходного сигнала триггера в последующее время (состояние на выходе). Приведённая таблица истинности справедлива только при наличии сигнала синхронизации С-1 (импульса синхронизации). При его отсутствии таблица не справедлива, состояние R-S триггера не изменяется, оно останется неизменным вне зависимости от сигналов на входах кратко говоря, триггер в этом случае не работает, а в нём хранится имевшаяся ранее информация (0 или 1 на выходе q).

Триггер на транзисторах 13, 16противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 12и 17нулевые значения напряжения. Они прикладываются к базам транзисторов 13, 16меньше пороговых напряжений этих транзисторов по абсолютной величине и в итоге поддерживают эти транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 13 и 16 открыты, их электрические токи создают напряжения в том числе на резисторах 12 и 17 больше по абсолютной величине и по значениям пороговых напряжений транзисторов и поддерживают транзисторы 13, 16в открытом состоянии. Триггер на транзисторах противоположного типа проводимости, как и другие распространённые триггеры, переходит из первого состояния во второе и наоборот, когда управляющие входные напряжения по своим значениям превышают значения напряжений соответствующих порогов срабатывания триггера. Точно так же работает второй триггер на транзисторах 33и 36 противоположного типа проводимости.

После несинхронизированной установки двухступенчатого триггера в исходное (начальное) состояние на входы его подаются следующие сигналы: на входы «Сброс 1» и «Сброс 0» − уровень логического нуля, на входе синхронизации С − уровень напряжения логического единицы. При таких сигналах состояния транзисторов 8 и 10 в районе порогового напряжения и возможные незначительные значения силы токов этих транзисторов не оказывают влияние на работу двухступенчатого триггера. Транзистор 4 открыт и проводит электрический ток.

При комбинации входных сигналов, соответствующих первой строке таблицы истинности (фиг. 2), низкий уровень напряжения на входе R- уровень логического нуля определяет настолько малое значение силы электрического тока через транзистор 6, что оно не влияет на состояние триггера на транзисторах 13, 16. Высокий уровень напряжения - уровень логической единицы на входе S вызывает повышенную силу электрического тока через транзистор 2 и соответственно через резистор 12. Значение напряжения на резисторе 12 превышает порог срабатывания триггера на транзисторах 13, 16 и переводит его во второе состояние. Электрические токи последних двух транзисторов создают на выходе первой ступени q высокий уровень напряжения - уровень логической единицы. Электрические токи здесь замыкаются на «землю» через открытый транзистор 4.

В соответствии со второй строкой таблицы истинности (фиг. 2) на вход S поступает низкий уровень напряжения, тогда сила электрического тока через транзистор 2 и резистор 12 настолько мала, что не оказывает влияние на состояние триггера на транзисторах 13, 16. Высокий уровень напряжения подаётся на вход R. В этом случае сила электрического тока через транзисторы 6, 4 и резистор 15 имеет повышенное значение, напряжение на резисторе 15 превышает порог срабатывания триггера на транзисторах противоположного типа проводимости и переводит его в первое состояние. В результате на выходе q первой ступени имеется уровень логического нуля.

При третьей строке таблицы истинности (фиг. 2) на оба входа R и S поступает низкие уровни напряжения. Силы электрических токов через транзисторы 2, 6 и резисторы 12, 15 имеют весьма малые значения и не влияют на состояние триггера на транзисторах 13, 16. В этом случае сохраняется предыдущее состояние этого триггера и не изменяется напряжение на выходе q.

Как известно, комбинация входных сигналов в четвёртой строке истинности (фиг. 2) является запрещённой для R-S триггеров.

При наличии сигнала синхронизации С-1 устанавливается весьма малое напряжение между базой и эмиттером транзистора 20 и соответственно пониженные значения силы электрического тока базы и коллектора этого транзистора. Напряжение на базе транзистора 27 в районе его порогового значения и сила его коллекторного тока весьма мала. Не значительное (малое) значение силы электрического тока транзистора 27может обеспечить только соответственно малые значения силы электрических токов транзисторов 25 и 29. Эти токи создают на резисторах 32 и 35 не существенные значения напряжений, меньше порогов срабатывания триггера на транзисторах 33, 36 противоположного типа проводимости. Тогда, кратко говоря, этот триггер не работает и на выходе напряжение не может изменяться. При наличии сигнала синхронизации изменение состояния триггера первой ступени не вызывает изменение состояния триггера второй ступени и соответственно состояние на выходе .

При отсутствии сигнала синхронизации С-0 транзистор 7 закрыт (или его состояние в районе порогового напряжения ) и тем самым разорвана цепь прохождения электрического тока и транзистора 5, и транзистора 11 при любых значениях сигналов на входах R и S. Тогда на резисторах 12,15, не могут появится напряжения по значениям превышающие пороговые напряжения срабатывания триггера на транзисторах 13, 16. В итоге состояние этого триггера не изменяется и соответственно не изменяется напряжение на выходе q.

После окончания импульса синхронизации С-0существенно возрастают напряжение между базой и эмиттером транзистора 20, сила его коллекторного тока, напряжение на базе транзистора 27 и сила его коллекторного тока. Теперь на резисторах 32,35 могут появиться значения напряжения, достаточные для управления триггером на транзисторах 33, 36 противоположного типа проводимости и информация (0 или 1) на выходе может изменяться.

При отсутствии сигнала синхронизации С-0 информация с выхода q первой ступени двухступенчатого триггера перезаписывается в его вторую ступень и появляется на выходе . При q-1через открытые p-n базо-эмиттерный и базо-коллекторный переходы транзистора 24 высокий уровень напряжения поступает на базу транзистора 25. Соответственно повышенное значение коллекторного тока транзистора 25создает на резисторе 32 напряжение, значение которого достаточно для обеспечения открытого состояния транзисторов 33, 36 триггера на транзисторах противоположного типа проводимости (второе состояние триггера). Электрические токи этих двух транзисторов обеспечивают на внешней нагрузке повышенный уровень напряжения (тоже уровень логической 1). Разность напряжений источника 1 и на базе транзистора 23имеет сравнительно малое значение (весьма малое значение). Малы значения силы коллекторных токов транзисторов 23, 29 и не оказывают влияние на состояние триггера на транзисторах противоположного типа проводимости. Малое значение эмиттерного тока транзистора 29 может позволить на базе транзистора 31 обеспечивать напряжение в районе порогового значения и получать малые значения коллекторного тока этого транзистора.При q-0 сила электрического тока транзистора 25 мала и не оказывает влияние на состояние триггера на транзисторах противоположного типа проводимости. Разность между напряжением источника 1 и напряжением на базе транзистора 23 существенно возросла по сравнению с предыдущим. Это повысило силу электрического тока транзисторов 23, 29 повысило напряжение на резисторе 35 и второй триггер на транзисторах противоположного типа проводимости переходит в первое состояние. В итоге напряжение на выходе и внешней нагрузке соответствует уровню напряжения логического нуля. Таким образом, информация (0 или 1) действительно перезаписывается из первой ступени двухступенчатого триггера в его вторую ступень. Существенно возросшая сила эмиттерного тока транзистора 29 позволяет существенно повысить значение напряжения на базе транзистора 31 и силу электрического тока этого транзистора. Тогда через транзистор 31 разряжается эквивалентная паразитная ёмкость (выходная ёмкость двухступенчатого триггера и входная ёмкость нагрузки), время разряда уменьшается и заметно не ухудшается быстродействие схемы.

Для установки двухступенчатого триггера перед началом работы в исходное (начальное) состояние используются входы: «Сброс 0» и «Сброс 1». Это входы несинхронизированной установки двухступенчатого триггера в определенное состояние (0 или 1). При отсутствии сигнала на входе С (С-0) и припоступлении напряжения уровня логической единицы на вход «Сброс 0» транзистор 8 проводит электрический ток, который на резисторе 15 создаёт напряжение, достаточное для перевода триггера на транзисторах 13, 16 в первое состояние. В результате на выходе q напряжение уровня логического нуля. При подаче единицы на вход «Сброс 1» другой транзистор 10 проводит электрический ток. Сила этого тока достаточна для получения такого напряжения на резисторе 12, которое переводит триггер на транзисторах противоположного типа проводимости во второе состояние. В итоге на выходе q напряжение ровня логической единицы. При напряжении уровня логического нуля на выходах «Сброс 0», «Сброс 1» и С имеем уже изложенную выше ситуацию, где информация из первой ступени двухступенчатого триггера перезаписывается в его вторую ступень и появляется на выходе Тогда здесьотпадает необходимость в использовании дополнительных элементов для несинхронизированной установки второй ступени и в итоге всего двухступенчатого триггера в исходное начальное состояние.

Таким образом, в рассмотренном триггерном двухступенчатом R-S триггере сила электрического тога внешней нагрузки почти равна сумме силы токов двух транзисторов 33 и 36, а не одного транзистора, как в известных решениях, что повышает нагрузочную способность этого триггера. Можно обратить внимание, что приведенная схема (фиг.1) существенно (значительно) упрощает и удешевляет двухступенчатый триггер. В ней 36элементов (16 транзисторов и 20резисторов), а, например, в приведенном аналоге на транзисторно-транзисторных логических элементах имеется 81 элемент (36 транзисторов, 9 диодов и 36 резисторов).Отсутствие в схеме такого большого количества элементов значительно уменьшает число соединений этих элементов и соответственно количество технологических операций для их реализации, упрощает конструирование схемы и уменьшает ее габаритные размеры. Все это тоже удешевляет триггерный двухступенчатый R-S триггер.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат заключается в повышении нагрузочной способности триггерного двухступенчатого R-S триггера. Триггерный двухступенчатый R-S триггер содержит шестнадцать транзисторов, двадцать резисторов и источник питающего постоянного напряжения, в него также введены двенадцать дополнительных транзисторов и двенадцать дополнительных резисторов. 2 ил.

Триггерный двухступенчатый R-S триггер, содержащий источник питающего постоянного напряжения, общая (минусовая) шина которого заземлена, в первой ступени двухступенчатого триггера последовательно включённые первый резистор, первый (n-p-n) транзистор и второй резистор, свободный вывод первого резистора подключён к выходу (плюсовой вывод) питающего постоянного напряжения, также в первой ступени двухступенчатого триггера последовательно включенные третий резистор, второй (p-n-p) транзистор и четвёртый резистор, свободный вывод третьего резистора подключен к общему выводу первого резистора и выхода источника питающего постоянного напряжения, база второго транзистора соединена с общим выводом первого резистора и коллектора первого транзистора, общий вывод коллектора этого второго транзистора и четвёртого резистора подсоединён к базе первого транзистора, а свободный вывод четвёртого резистора соединён со свободным выводом второго резистора, приведённые выше резисторы и транзисторы также имеются и во второй ступени двухступенчатого триггера, и они имеют такое же включение, как и в первой ступени, а именно последовательно между собой включены пятый резистор, третий (n-p-n) транзистор и шестой резистор, свободный вывод пятого резистора подключён к общему выводу первого, третьего резисторов и выхода источника питающего постоянного напряжения, также последовательно между собой включены седьмой резистор, четвёртый (p-n-p) транзистор и восьмой резистор, свободный вывод седьмого резистора подключён к общему выводу первого, третьего, пятого резисторов и выхода источника питающего постоянного напряжения, база четвёртого транзистора соединена с общим выводом пятого резистора и коллектора третьего транзистора, общий вывод коллектора четвёртого транзистора и восьмого резистора подсоединён к базе третьего транзистора, свободный вывод восьмого резистора соединён со свободным выводом шестого резистора, отличающийся тем, что в него введены двенадцать дополнительных транзисторов и двенадцать дополнительных резисторов, последовательно между собой включены первый дополнительный (n-p-n) транзистор, первый дополнительный резистор, второй дополнительный (n-p-n) транзистор и второй дополнительный резистор, коллектор первого дополнительного транзистора подключён к общему выводу первого резистора, коллектора первого транзистора и базы второго транзистора, вывод базы первого дополнительного транзистора образует относительно «земли» вход S двухступенчатого R-S триггера, вывод базы второго дополнительного транзистора образует относительно «земли» вход синхронизации - вход С двухступенчатого триггера, свободный вывод второго дополнительного резистора заземлён, последовательно между собой включены третий дополнительный (n-p-n) транзистор и третий дополнительный резистор, коллектор третьего дополнительного транзистора подключён к общему выводу третьего резистора и эмиттера второго транзистора, вывод базы этого третьего дополнительного транзистора образует относительно «земли» вход R двухступенчатого R-S триггера, свободный вывод третьего дополнительного резистора соединён с общим выводом первого дополнительного резистора и коллектора второго дополнительного транзистора, последовательно включены четвёртый дополнительный (n-p-n) транзистор и четвёртый дополнительный резистор, коллектор четвёртого дополнительного транзистора подключён к общему выводу третьего резистора, эмиттера второго транзистора и коллектора третьего дополнительного транзистора, вывод базы четвёртого дополнительного транзистора образует относительно «земли» вход «Сброс 0» несинхронизированной установки двухступенчатого триггера в исходное начальное состояние 0, где уровень выходного напряжения триггера соответствует логическому 0, свободный вывод четвёртого дополнительного резистора заземлён, последовательно включены пятый дополнительный (n-p-n) транзистор и пятый дополнительный резистор, коллектор пятого дополнительного транзистора подключён к общему выводу первого резистора, коллекторов первого и первого дополнительного транзисторов и базы второго транзистора, вывод базы пятого дополнительного транзистора образует относительно «земли» вход «Сброс 1» несинхронизированной установки двухступенчатого триггера в исходное начальное состояние 1, где уровень выходного напряжения триггера соответствует логической 1, свободный вывод пятого дополнительного резистора заземлён, шестой дополнительный резистор включён между «землёй» и общим выводом второго и четвёртого резисторов и общий вывод последних трёх резисторов образует относительно «земли» выход q первой ступени двухступенчатого триггера, последовательно включены седьмой дополнительный резистор, шестой дополнительный (p-n-p) транзистор и восьмой дополнительный резистор, свободный вывод седьмого дополнительного резистора подключён к выходу источника питающего постоянного напряжения, база шестого дополнительного транзистора соединена с входом синхронизации (вход С) двухступенчатого триггера, свободный вывод восьмого дополнительного резистора заземлён, последовательно включены девятый дополнительный резистор и седьмой дополнительный (p-n-p) транзистор, свободный вывод девятого дополнительного резистора подключен к выходу источника питающего постоянного напряжения, база седьмого дополнительного транзистора соединена с базой восьмого дополнительного (n-p-n) транзистора, а эмиттер последнего транзистора - с выходом первой ступени (выход q) двухступенчатого триггера, последовательно включены девятый дополнительный (n-p-n) транзистор, десятый дополнительный резистор, десятый дополнительный (n-p-n) транзистор и одиннадцатый дополнительный резистор, коллектор девятого дополнительного транзистора подключён к общему выводу пятого резистора, коллектора третьего транзистора и базы четвёртого транзистора, база этого девятого дополнительного транзистора подсоединена к коллектору восьмого дополнительного транзистора, база десятого дополнительного транзистора соединена с общим выводом восьмого дополнительного резистора и коллектора шестого дополнительного транзистора, свободный вывод одиннадцатого дополнительного резистора заземлён, последовательно включены одиннадцатый дополнительный (n-p-n) транзистор и двенадцатый дополнительный резистор, коллектор одиннадцатого дополнительного транзистора подключён к общему выводу седьмого резистора и эмиттера четвёртого транзистора, база одиннадцатого дополнительного транзистора подсоединена к коллектору седьмого дополнительного транзистора, свободный вывод двенадцатого дополнительного резистора соединен с общим выводом десятого дополнительного резистора и коллектора десятого дополнительного транзистора, коллектор двенадцатого дополнительного (n-p-n) транзистора подключён к общему выводу резисторов шесть и восемь и их совместный общий вывод образует относительно «земли» выход двухступенчатого триггера (выход Q), база двенадцатого дополнительного транзистора соединена с общим выводом эмиттера одиннадцатого дополнительного транзистора и двенадцатого дополнительного резистора, эмиттер двенадцатого дополнительного транзистора заземлён.