Триггерный логический элемент И/ИЛИ Российский патент 2021 года по МПК H03K17/00 H03K19/00 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Известен логический элемент И-ИЛИ-НЕ [Гольбденберг Л.М. Импульсные устройства. - М.: Радио и связь, 1981, стр. 51, рис. 2.26, б], содержащий шесть транзисторов, один диод, пять резисторов и источник питающего постоянного напряжения.

Недостаток его заключается в том, что у него малая нагрузочная способность. Электрический ток только одного транзистора формирует электрический ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих ток нагрузки, то это бы привело к увеличению максимальной силы электрического тока внешней нагрузки логического элемента и в результате к повышению нагрузочной способности.

Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа логический элемент И-НЕ [Ямпольский В.С. Основы автоматики и электронно-вычислительной техники. – М.: Просвящение, 1991, стр. 74, рис. 3.5], содержащий четыре транзистора, четыре резистора, один диод и источник питающего постоянного напряжения.

Недостаток его заключается в малой нагрузочной способности. Электрический ток только одного транзистора формирует ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих электрический ток внешней нагрузки, то это бы привело к увеличению максимальной силы электрического тока нагрузки логического элемента и в результате к повышению нагрузочной способности.

Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного логического элемента И/ИЛИ.

Это достигается тем, что в триггерный логический элемент И/ИЛИ, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, первый резистор, один из выводов которого подключён к выходу (плюсовой вывод) питающего источника, первый транзистор (n-p-n), база которого подсоединена к свободному выводу первого резистора, транзистор является двухэмиттерным, вывод каждого эмиттера его образует относительно «земли» соответствующий (первый, второй) вход логического элемента для реализации операции И, последовательно включенные второй резистор, второй транзистор (n-p-n) и третий резистор, свободный вывод второго резистора подсоединён к общему выводу первого резистора и выхода питающего источника, база второго транзистора подключена к коллектору первого транзистора, а свободный вывод третьего резистора заземлён, четвёртый резистор, один из выводов которого соединён с общим выводом первого, второго резисторов и выхода источника питающего напряжения, третий транзистор (n-p-n), а также четвёртый тоже (n-p-n) транзистор, введены два дополнительных транзистора, четыре дополнительных резистора и изменено включение элементов, коллектор первого дополнительного транзистора (n-p-n) подключён к общему выводу второго резистора и коллектора второго транзистора, эмиттер второго дополнительного транзистора (p-n-p) соединён со свободным выводом четвёртого резистора, база его подсоединена к общему выводу коллекторов второго транзистора, первого дополнительного транзистора и второго резистора, а коллектор - к базе первого дополнительного транзистора, третий и четвёртый транзисторы включены параллельно, общий вывод их коллекторов соединён с общим выводом коллекторов второго транзистора, первого дополнительного транзистора, базы второго дополнительного транзистора и второго резистора, выводы баз третьего, четвёртого транзисторов образуют два входа относительно «земли» логического элемента для реализации операции ИЛИ, между общим выводом эмиттеров третьего и четвёртого транзисторов и «землей» включен первый дополнительный резистор, второй дополнительный резистор включён между эмиттером первого дополнительного транзистора и выходом логического элемента относительно «земли», один из выводов третьего дополнительного резистора соединён с общим выводом базы первого дополнительного транзистора и коллектора второго дополнительного транзистора, другой вывод этого третьего дополнительного резистора подсоединён к общему выводу второго дополнительного резистора и выхода логического элемента, четвёртый дополнительный резистор включён между «землёй» и общим выводом эмиттера второго дополнительного транзистора и четвёртого резистора.

Сущность изобретения поясняется схемой триггерного логического элемента И/ИЛИ (фиг. 1), таблицей истинности и таблицей истинности И (фиг. 2), и таблицей истинности ИЛИ (фиг. 3).

В триггерном логическом элементе И/ИЛИ общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена. К выходу (плюсовой вывод) питающего источника подсоединён один из выводов резистора 2. Другой вывод этого резистора подключён к базе двухэмиттерного n-p-n транзистора 3. Два вывода эмиттеров этого транзистора образуют относительно «земли» два входа х₁ и х₂ логического элемента для реализации операции И. Последовательно между собой включены n-p-n транзистор 4 и резистор 5. База транзистора 4 соединена с коллектором транзистора 3, а свободный вывод резистора 5 заземлён.

Последовательно включены n-p-n транзистор 6 и резистор 7. Коллектор транзистора 6 подсоединён к коллектору транзистора 4, а свободный вывод резистора 7 заземлён. Вывод базы транзистора 6 образует первый вход X₁ относительно «земли» логического элемента для реализации операции ИЛИ. Параллельно транзистору 6 включён n-p-n транзистор 8. Его коллектор соединён с общим выводом коллекторов транзисторов 4 и 6. Вывод базы образует второй вход X₂ относительно «земли» логического элемента для реализации операции ИЛИ. Эмиттер транзистора 8 подсоединён к общему выводу эмиттера транзистора 6 и резистора 7.

Последовательно включены резистор 9, n-p-n транзистор 10 и резистор 11. Свободный вывод резистора 9 подсоединён к выходу источника 1 питающего постоянного напряжения. Общий вывод этого резистора и коллектора транзистора 10 соединён с общим выводом коллекторов транзисторов 4, 6 и 8. Свободный вывод резистора 11 образует относительно «земли» выход у логического элемента. Последовательно включены резистор 12, p-n-p транзистор 13 и резистор 14. Свободный вывод резистора 12 подсоединён к выходу источника 1 питающего постоянного напряжения. База транзистора 13 соединена с общим выводом резистора 9 и коллекторов транзисторов 4, 6, 8 и 10. Общий вывод коллектора транзистора 13 и резистора 14 подключён к базе транзистора 10. Свободный вывод резистора 14 подсоединён к общему выводу резистора 11 и выхода у логического элемента. Резистор 15 включен между «землёй» и общим выводом резистора 12 и эмиттера транзистора 13.

Часть схемы на транзисторах 10, 13 и резисторах 9, 11, 12 и 14 является триггером на транзисторах противоположного типа проводимости. На фиг. 1 для наглядности также приведён пунктирными линиями резистор R_н, условно отображающий внешнюю нагрузку логического элемента.

Триггерный логический элемент И/ИЛИ работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень – уровень логического нуля соответствует значениям напряжения в районе нуля (близкому к нулю), высокий уровень – уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт).

Триггер на транзисторах 10, 13 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 9, 14 нулевые значения напряжения. Они прикладываются к базам транзисторов 10, 13 меньше пороговых напряжений этих транзисторов по абсолютной величине и в итоге поддерживают эти транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 10, 13 открыты, их электрические токи создают напряжения в том числе на резисторах 9 и 14 больше по абсолютной величине и по значениям пороговых напряжений транзисторов и поддерживают транзисторы 10, 13 в открытом состоянии. Триггер на транзисторах противоположного типа проводимости, как и другие распространённые триггеры, переходит из первого состояния во второе и наоборот, когда управляющие входные напряжения по своим значениям превышают значения напряжений соответствующих порогов срабатывания триггера.

Работа логического элемента И/ИЛИ отражается таблицей истинности для операции И при X₁=X₂=0 (фиг. 1) и таблицей истинности для операции ИЛИ при х₁=х₂=0 (фиг. 2), где х₁, х₂, X₁ и X₂ – условное отображение входного сигнала логического элемента, и N – номер строки по порядку. Обратимся к таблице истинности на фиг. 2. На входы X₁ и X₂ здесь подаются напряжения уровня логического нуля. Тогда состояние транзисторов 6 и 8 в худшем случае находится в районе порогового напряжения, сила электрических токов коллекторов этих транзисторов мала, напряжение на резисторе 9 мало по абсолютной величине и не может перевести триггер на транзисторах 10, 13 во второе состояние. В соответствии с первыми тремя строками таблицы истинности на фиг. 2. на один или оба входа логического элемента поступает напряжение уровня логического нуля. Тогда один или оба базо-эмиттерных p-n переходов транзистора 3 открыты и на них весьма малое значение напряжения, как на диодах в проводящем электрический ток состоянии. Базо-коллекторный переход транзистора 3 тоже открыт, в итоге на базе транзистора 4 низкий уровень напряжения и его состояние в худшем случае в районе порогового напряжения. Сила коллекторного тока транзистора 4 настолько мала, что напряжение на резисторе 9 уверенно меньше по абсолютной величине напряжения порога срабатывания триггера на транзисторах 10, 13 и оно не может его перевести во второе состояние. Делитель на резисторах 12, 15 позволяет получить напряжение на резисторе 12 и в итоге на базе транзистора 13 достаточное напряжение для обеспечения первого состояния триггера на транзисторах 10, 13. Сила электрических токов транзисторов 10, 13 стремится к нулю и может обеспечивать на выходе логического элемента y и на внешней нагрузке напряжение логического нуля. В соответствии с четвёртой строкой таблицы истинности (фиг. 2) на оба входа х₁, х₂ логического элемента подаётся напряжение уровня логической единицы. Базо-эмиттерные и базо-коллекторный p-n переходы транзистора 3 по-прежнему открыты и в результате на базе этого транзистора и на базе транзистора 4 имеется высокий уровень напряжения. В соответствии с этим повышенное значение силы коллекторного тока транзистора 4 создаёт на резисторе 9 повышенное значение напряжения, достаточное для обеспечения открытого состояния транзистора 13 с учётом наличия делителя на резисторах 12, 15 и соответственно второе состояние триггера на транзисторах 10, 13. Электрические токи двух транзисторов создают на внешней нагрузке и на выходе y напряжение уровня логической единицы.

Далее обратимся к таблице истинности на фиг. 3. На входы х₁ и х₂ здесь подаются напряжения уровня логического нуля. Тогда напряжение на базах транзисторов 3 и 4 тоже в районе логического нуля и состояние транзистора 4 в районе его порогового напряжения. Сила электрического тока его коллектора мала, напряжение на резисторе 9 от этого тока тоже мало по абсолютной величине и не может перевести триггер на транзисторах 10, 13 во второе состояние. В соответствии с первой строкой таблицы истинности на фиг. 3 на оба входа X₁ и X₂ логического элемента поступают напряжения уровня логического нуля. Соответственно сила электрических токов транзисторов 6, 8 мала, напряжение на резисторе 9 от них по абсолютной величине меньше напряжения порога срабатывания триггера на транзисторах 10, 13 и не может перевести его во второе состояние. Напряжение на резисторе 12 от делителя на резисторах 12, 15 поддерживает триггер на транзисторах 10, 13 в первом состоянии и на выходе логического элемента y напряжение уровня логического нуля.

В соответствии со 2, 3 и 4-й строками таблицы истинности на фиг. 3 на базы одного из транзисторов 6, 8 или на оба подаётся напряжение уровня логической единицы и сила электрического тока этих транзисторов соответственно возрастает. Напряжение на резисторы 9 от них тоже возрастает, превышает напряжение порога срабатывания триггера на транзисторах 10, 13 с учётом наличия делителя на резисторах 12, 15 и переводит во второе состояние названный триггер. Электрические токи транзисторов 10, 13 создают на выходе y и на внешней нагрузке логического элемента напряжение уровня логической единицы.

Таким образом, в триггерном логическом элементе И/ИЛИ сила электрического тока внешней нагрузки равна сумме силы токов двух транзисторов (10 и 13), что повышает нагрузочную способность этого логического элемента. В прототипе электрический ток нагрузки формирует только один из имеющихся транзисторов.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Технический результат: повышение нагрузочной способности триггерного логического элемента И/ИЛИ. Для этого предложен триггерный логический элемент И/ИЛИ, который содержит шесть транзисторов, восемь резисторов и источник питающего постоянного напряжения. Новым является то, что введены два дополнительных транзистора, четыре дополнительных резистора и изменено включение элементов. 3 ил.

Триггерный логический элемент И/ИЛИ, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, первый резистор, один из выводов которого подключён к выходу (плюсовой вывод) питающего источника, первый транзистор (n-p-n), база которого подсоединена к свободному выводу первого резистора, транзистор является двухэмиттерным, вывод каждого эмиттера его образует относительно «земли» соответствующий (первый, второй) вход логического элемента для реализации операции И, последовательно включенные второй резистор, второй транзистор (n-p-n) и третий резистор, свободный вывод второго резистора подсоединён к общему выводу первого резистора и выхода питающего источника, база второго транзистора подключена к коллектору первого транзистора, а свободный вывод третьего резистора заземлён, четвёртый резистор, один из выводов которого соединён с общим выводом первого, второго резисторов и выхода источника питающего напряжения, третий транзистор (n-p-n), а также четвёртый тоже n-p-n транзистор, отличающийся тем, что в него введены два дополнительных транзистора, четыре дополнительных резистора и изменено включение элементов, коллектор первого дополнительного транзистора (n-p-n) подключён к общему выводу второго резистора и коллектора второго транзистора, эмиттер второго дополнительного транзистора (p-n-p) соединён со свободным выводом четвёртого резистора, база его подсоединена к общему выводу коллекторов второго транзистора, первого дополнительного транзистора и второго резистора, а коллектор - к базе первого дополнительного транзистора, третий и четвёртый транзисторы включены параллельно, общий вывод их коллекторов соединён с общим выводом коллекторов второго транзистора, первого дополнительного транзистора, базы второго дополнительного транзистора и второго резистора, выводы баз третьего, четвёртого транзисторов образуют два входа относительно «земли» логического элемента для реализации операции ИЛИ, между общим выводом эмиттеров третьего и четвёртого транзисторов и «землей» включен первый дополнительный резистор, второй дополнительный резистор включён между эмиттером первого дополнительного транзистора и выходом логического элемента относительно «земли», один из выводов третьего дополнительного резистора соединён с общим выводом базы первого дополнительного транзистора и коллектора второго дополнительного транзистора, другой вывод этого третьего дополнительного резистора подсоединён к общему выводу второго дополнительного резистора и выхода логического элемента, четвёртый дополнительный резистор включён между «землёй» и общим выводом эмиттера второго дополнительного транзистора и четвёртого резистора.