ПОДЛОЖКА ДИСПЛЕЯ, СПОСОБ ЕЕ ПРОИЗВОДСТВА И УСТРОЙСТВО ДИСПЛЕЯ Российский патент 2022 года по МПК H01L27/32 

Область техники, к которой относится изобретение

Настоящее раскрытие относится к области технологии дисплеев и, в частности, относится к подложке дисплея и способу ее изготовления и к устройству дисплея.

Уровень техники

Подложка дисплея органического светоизлучающего устройства (Organic Light-Emitting Device, OLED) является подложкой дисплея, отличающейся от традиционного жидкокристаллического дисплея (Liquid Crystal Display, LCD), и обладает такими преимуществами, как активное свечение, хорошие температурные характеристики, низкое потребление энергии, быстрая реакция, гибкость, ультратонкость и низкая цена. Поэтому она стала одной из важных разработок и открытий для устройств дисплеев нового поколения и привлекает все больше и больше внимания.

Чтобы реализовать управление подложкой дисплея OLED на высокой частоте, на предшествующем уровне техники предложена подложка дисплея OLED с двойными линиями передачи данных, то есть, пиксели одного столбца соединяются с двумя линиями передачи данных. Однако, хотя подложка дисплея OLED на предшествующем уровне техники может реализовывать управление с высокой частотой, разрешающая способность обычно бывает низкой, что не может удовлетворить потребности в отношении высокой разрешающей способности дисплеев, предлагаемых на рынке.

Раскрытие сущности изобретения

Ниже приводится раскрытие сущности предмета изобретения, описанного здесь подробно. Это раскрытие сущности изобретения не предназначено ограничивать объем защиты формулы изобретения.

Предоставляется подложка дисплея. Подложка дисплея содержит в плоскости, параллельной подложке дисплея, множество затворных шин, множество линий передачи данных, множество шин электропитания и множество субпикселей, расположенных на базовой подложке. По меньшей мере один субпиксель содержит светоизлучающее устройство и схему управления, выполненную с возможностью управления светоизлучающим устройством для излучения света. Схема управления содержит множество транзисторов и накопительный конденсатор. Подложка дисплея в плоскости, перпендикулярной подложке дисплея, содержит базовую подложку и множество функциональных слоев, расположенных на базовой подложке. Множество функциональных слоев содержит полупроводниковый слой, первый проводящий слой, второй проводящий слой, третий проводящий слой и четвертый проводящий слой, расположенные последовательно. Первый изоляционный слой, второй изоляционный слой, третий изоляционный слой и четвертый изоляционный слой соответственно располагаются между множеством функциональных слоев. В направлении прохождения затворных шин шины электропитания соединяются друг с другом по меньшей мере через один функциональный слой.

В примерной реализации в направлении прохождения линий передачи данных шины электропитания содержат множество сублиний электропитания, соединенных последовательно, и по меньшей мере одна сублиния электропитания располагается в одном субпикселе; и сублиния электропитания по меньшей мере одного субпикселя содержит множество частей источника электропитания, соединенных последовательно, и между по меньшей мере одной частью источника электропитания и частью источника электропитания, соединенной с указанной частью источника электропитания, существует прилежащий угол более 90 градусов и меньше 180 градусов.

В примерной реализации одна часть источника электропитания из указанной по меньшей мере одной части источника электропитания и часть источника электропитания, соединенная с указанной частью источника электропитания, располагаются параллельно линиям передачи данных.

В примерной реализации сублиния электропитания содержит первую часть источника электропитания, вторую часть источника электропитания и третью часть источника электропитания; вторая часть источника электропитания выполнена с возможностью соединения первой части источника электропитания и третьей части источника электропитания, первая часть источника электропитания и третья часть источника электропитания располагаются параллельно линиям передачи данных, прилежащий угол между второй частью источника электропитания и первой частью источника электропитания больше 90 градусов и меньше 180 градусов, и прилежащий угол между второй частью источника электропитания и третьей частью источника электропитания больше 90 градусов и меньше 180 градусов.

В примерной реализации первая часть источника электропитания соединяется с третьей частью источника электропитания в субпикселе, расположенном в предыдущей строке в столбце, и третья часть источника электропитания соединяется с первой частью источника электропитания в субпикселе, расположенном в следующей строке в том же самом столбце.

В примерной реализации длина прохождения первой части источника электропитания в направлении прохождения линий передачи данных больше, чем средняя ширина первых частей источника электропитания, длина прохождения второй части источника электропитания в косом направлении больше, чем средняя ширина вторых частей источника электропитания, и длина прохождения третьей части источника электропитания в направлении прохождения линий передачи данных больше, чем средняя ширина третьих частей источника электропитания. Косое направление является направлением, в котором вторая часть источника электропитания и первая часть источника электропитания имеют прилежащий угол между ними.

В примерной реализации средняя ширина третьих частей источника электропитания меньше, чем средняя ширина первых частей источника электропитания.

В примерной реализации расстояние между краем первой части источника электропитания, ближним к стороне третьей части источника электропитания в направлении прохождения затворных шин, и краем третьей части источника электропитания, ближним к стороне первой части источника электропитания в направлении прохождения затворных шин, эквивалентно средней ширине третьих частей источника электропитания.

В примерной реализации подложка дисплея дополнительно содержит первую соединительную часть, причем второй электрод накопительного конденсатора по меньшей мере в одном субпикселе и второй электрод накопительного конденсатора в смежном субпикселе в направлении прохождения затворных шин соединяются друг с другом через первую соединительную часть; по меньшей мере в одном субпикселе между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией второго электрода накопительного конденсатора на базовую подложку существует зона перекрытия, или между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией первой соединительной части на базовую подложку существует зона перекрытия.

В примерной реализации между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией первого электрода накопительного конденсатора на базовую подложку существует зона перекрытия.

В примерной реализации между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией затворных шин на базовую подложку существует зона перекрытия.

В примерной реализации множество транзисторов содержит второй транзистор, причем между ортогональной проекцией первой части источника электропитания на базовую подложку и ортогональной проекцией второго транзистора на базовую подложку существует зона перекрытия.

В примерной реализации подложка дисплея дополнительно содержит пятый изоляционный слой, расположенный на четвертом проводящем слое, и пятый проводящий слой, расположенный на пятом изоляционном слое. В пятом изоляционном слое обеспечивается пятое сквозное отверстие, выполненное с возможностью соединения пятого проводящего слоя с четвертым проводящим слоем. Между ортогональной проекцией пятого сквозного отверстия на базовую подложку и ортогональной проекцией сублинии электропитания на базовую подложку нет зоны перекрытия.

В примерной реализации по меньшей мере в одном субпикселе между ортогональной проекцией пятого сквозного отверстия на базовую подложку и ортогональной проекцией виртуальной проходящей линии первой части источника электропитания в сублинии электропитания в направлении прохождения линий передачи данных на базовой подложке существует зона перекрытия.

В примерной реализации в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечивается восьмое сквозное отверстие, выполненным с возможностью разрешения линии передачи данных записывать сигнал данных на полупроводниковый слой. Между ортогональной проекцией восьмого сквозного отверстия на базовую подложку и ортогональными проекциями первой части источника электропитания и второй части источника электропитания в сублинии электропитания на базовую подложку нет зоны перекрытия.

В примерной реализации по меньшей мере в одном субпикселе между ортогональной проекцией восьмого сквозного отверстия на базовую подложку и ортогональной проекцией виртуальной линии прохождения третьей части источника электропитания в сублинии электропитания в направлении прохождения линий передачи данных на базовую подложку существует зона перекрытия.

В примерной реализации шины электропитания располагаются на третьем проводящем слое или на четвертом проводящем слое, и шины электропитания располагаются на том же самом слое, что и линии передачи данных.

В примерной реализации шины электропитания располагаются на третьем проводящем слое, а линии передачи данных располагаются на четвертом проводящем слое, или линии передачи данных располагаются на третьем проводящем слое, а шины электропитания располагаются на четвертом проводящем слое.

В примерной реализации подложка дисплея дополнительно содержит первую соединительную часть. Второй электрод накопительного конденсатора по меньшей мере в одном субпикселе и второй электрод накопительного конденсатора в смежном субпикселе в направлении прохождения затворных шин соединяются друг с другом через первую соединительную часть.

В примерной реализации существует по меньшей мере одна зона, содержащая 2*4 субпикселей. В одной строке второй электрод накопительного конденсатора в первом субпикселе и второй электрод накопительного конденсатора во втором субпикселе соединяются друг с другом через первую соединительную часть, второй электрод накопительного конденсатора во втором первом субпикселе напрямую соединяется со вторым электродом накопительного конденсатора в третьем субпикселе, и второй электрод накопительного конденсатора в третьем субпикселе и второй электрод накопительного конденсатора в четвертом субпикселе соединяются друг с другом через первую соединительную часть. В другой строке второй электрод накопительного конденсатора в первом субпикселе напрямую соединяется со вторым электродом накопительного конденсатора во втором субпикселе, второй электрод накопительного конденсатора во втором субпикселе и второй электрод накопительного конденсатора в третьем субпикселе соединяются друг с другом через первую соединительную часть, и второй электрод накопительного конденсатора в третьем субпикселе напрямую соединяется со вторым электродом накопительного конденсатора в четвертом субпикселе.

В примерной реализации полупроводниковый слой в первом субпикселе располагается с интервалом относительно полупроводникового слоя во втором субпикселе, полупроводниковый слой во втором субпикселе располагается с интервалом относительно полупроводникового слоя в третьем субпикселе, и полупроводниковый слой в третьем субпикселе располагается с интервалом относительно полупроводникового слоя в четвертом субпикселе.

В примерной реализации третий проводящий слой содержит первый вывод пятого транзистора. Первый вывод пятого транзистора в первом субпикселе располагается с интервалом относительно первого вывода пятого транзистора во втором субпикселе, первый вывод пятого транзистора во втором субпикселе располагается с интервалом относительно первого вывода пятого транзистора в третьем субпикселе, и первый вывод пятого транзистора в третьем субпикселе располагается с интервалом относительно первого вывода пятого транзистора в четвертом субпикселе.

В примерной реализации существует по меньшей мере одна зона, содержащая 2*4 субпикселей. В одной строке второй электрод накопительного конденсатора в первом субпикселе и второй электрод накопительного конденсатора во втором субпикселе соединяются друг с другом через первую соединительную часть, второй электрод накопительного конденсатора во втором субпикселе отсоединен от второго электрода накопительного конденсатора в третьем субпикселе, и второй электрод накопительного конденсатора в третьем субпикселе и второй электрод накопительного конденсатора в четвертом субпикселе соединяются друг с другом через первую соединительную часть. В другой строке второй электрод накопительного конденсатора в первом субпикселе отсоединен от второго электрода накопительного конденсатора во втором субпикселе, второй электрод накопительного конденсатора во втором субпикселе и второй электрод накопительного конденсатора в третьем субпикселе соединяются друг с другом через первую соединительную часть, и второй электрод накопительного конденсатора в третьем субпикселе отсоединен от второго электрода накопительного конденсатора в четвертом субпикселе.

В примерной реализации третий проводящий слой содержит первый вывод пятого транзистора и вторую соединительную часть. В одной строке первый вывод пятого транзистора в первом субпикселе отсоединен от первого вывода пятого транзистора во втором субпикселе, первый вывод пятого транзистора во втором субпикселе, первый вывод пятого транзистора в третьем субпикселе соединяются друг с другом через вторую соединительную часть, и первый вывод пятого транзистора в третьем субпикселе отсоединен от первого вывода пятого транзистора в четвертом субпикселе. В другой строке первый вывод пятого транзистора в первом субпикселе и первый вывод пятого транзистора во втором субпикселе соединяются друг с другом через вторую соединительную часть, первый вывод пятого транзистора во втором субпикселе отсоединен от первого вывода пятого транзистора в третьем субпикселе, и первый вывод пятого транзистора в третьем субпикселе и первый вывод пятого транзистора в четвертом субпикселе соединяются друг с другом через вторую соединительную часть.

В примерной реализации в направлении прохождения затворных шин шины электропитания соединяются друг с другом через вторые электроды накопительных конденсаторов и первые выводы пятых транзисторов.

В примерной реализации в четвертом изоляционном слое обеспечиваются первые сквозные отверстия, обеспечивающие доступ к первым выводам пятых транзисторов, в третьем изоляционном слое обеспечиваются вторые сквозные отверстия, обеспечивающие доступ ко вторым электродам накопительных конденсаторов, шины электропитания соединяются с первыми выводами пятых транзисторов через первые сквозные отверстия и первые выводы пятых транзисторов соединяются со вторыми электродами накопительных конденсаторов через вторые сквозные отверстия.

В примерной реализации по меньшей мере в одном субпикселе существует одно сквозное отверстие и множество вторых сквозных отверстий и множество вторых сквозных отверстий располагаются в направлении прохождения линий передачи данных. Ортогональная проекция шин электропитания на базовую подложку содержит ортогональную проекцию первого сквозного отверстия на базовую подложку и ортогональная проекция первого вывода пятого транзистора на базовую подложку содержит ортогональную проекцию вторых сквозных отверстий на базовую подложку.

В примерной реализации полупроводниковый слой содержит третью соединительную часть. В одной строке полупроводниковый слой в первом субпикселе отсоединен от полупроводникового слоя во втором субпикселе, полупроводниковый слой во втором субпикселе и полупроводниковый слой в третьем субпикселе соединяются друг с другом через третью соединительную часть, и полупроводниковый слой в третьем субпикселе отсоединен от полупроводникового слоя в четвертом субпикселе. В другой строке полупроводниковый слой в первом субпикселе и полупроводниковый слой во втором субпикселе соединяются друг с другом через третью соединительную часть, полупроводниковый слой во втором субпикселе отсоединен от полупроводникового слоя в третьем субпикселе и полупроводниковый слой в третьем субпикселе, и полупроводниковый слой в четвертом субпикселе соединяются друг с другом через третью соединительную часть.

В примерной реализации в направлении прохождения затворных шин шины электропитания соединяются друг с другом через третью соединительную часть полупроводникового слоя и вторые электроды накопительных конденсаторов.

В примерной реализации в третьем изоляционном слое обеспечиваются одиннадцатые сквозные отверстия, обеспечивающие доступ ко вторым электродам накопительных конденсаторов, и в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечиваются двенадцатые сквозные отверстия, обеспечивающие доступ к третьей соединительной части полупроводникового слоя. Шины электропитания соединяются со вторыми электродами накопительных конденсаторов через одиннадцатые сквозные отверстия, и шины электропитания соединяются с третьей соединительной частью полупроводникового слоя через двенадцатые сквозные отверстия.

В примерной реализации, по меньшей мере в одном субпикселе существуют одно одиннадцатое сквозное отверстие и множество двенадцатых сквозных отверстий. Множество двенадцатых сквозных отверстий располагаются в направлении прохождения линий передачи данных. Ортогональная проекция шин электропитания на базовую подложку содержит ортогональные проекции одиннадцатого сквозного отверстия и двенадцатых сквозных отверстий на базовую подложку.

В примерной реализации множество транзисторов содержит первый транзистор, второй транзистор, третий транзистор, четвертый транзистор, пятый транзистор, шестой транзистор и седьмой транзистор. По меньшей мере в одном субпикселе полупроводниковый слой по меньшей мере содержит первую активную область в месте, в котором располагается первый транзистор, вторую активную область в месте, в котором располагается второй транзистор, третью активную область в месте, в котором располагается третий транзистор, четвертую активную область в месте, в котором располагается четвертый транзистор, пятую активную область в месте, в котором располагается пятый транзистор, шестую активную область в месте, в котором располагается шестой транзистор, и седьмую активную область в месте, в котором располагается седьмой транзистор. Первая активная область, вторая активная область, третья активная область, четвертая активная область, пятая активная область, шестая активная область и седьмая активная область являются интегрированной структурой.

В примерной реализации расстояние между второй активной областью и первой активной областью в направлении прохождения затворных шин меньше, чем расстояние между второй активной областью и седьмой активной областью в направлении прохождения затворных шин.

В примерной реализации седьмая активная область и первая активная область последовательно располагаются в направлении от линий передачи данных к шинам электропитания, на которые записываются сигналы данных.

В примерной реализации по меньшей мере один субпиксель содержит первую область, вторую область и третью область, которые располагаются последовательно в направлении прохождения линий передачи данных. Первая активная область и седьмая активная область располагаются на стороне первой области, дальней от второй области, вторая активная область и четвертая активная область располагаются на стороне первой области, ближней ко второй области, третья активная область располагается во второй области, а пятая активная область и шестая активная область располагаются в третьей области.

В примерной реализации первый вывод первого транзистора соединяется с линией сигнала инициирования, второй вывод первого транзистора T1 соединяется с первым электродом накопительного конденсатора, первый вывод второго транзистора соединяется с первым электродом накопительного конденсатора, второй вывод второго транзистора соединяется со вторым выводом шестого транзистора, первый вывод третьего транзистора соединяется со вторым выводом четвертого транзистора, второй вывод третьего транзистора соединяется со вторым выводом шестого транзистора, первый вывод четвертого транзистора соединяется с линией передачи данных, первый вывод пятого транзистора соединяется с шиной электропитания, второй вывод пятого транзистора соединяется с первым выводом третьего транзистора, второй вывод шестого транзистора соединяется с анодом светоизлучающего устройства, первый вывод седьмого транзистора соединяется с линией сигнала инициирования, второй вывод седьмого транзистора соединяется с анодом светоизлучающего устройства; первая активная область соответственно соединяется со второй активной областью и седьмой активной областью, вторая активная область соответственно соединяется с третьей активной областью и шестой активной областью, и четвертая активная область соответственно соединяется с третьей активной областью и пятой активной областью.

В примерной реализации полупроводниковые слои смежных субпикселей симметричны друг другу в направлении прохождения затворных шин.

В примерной реализации существует по меньшей мере одна зона, содержащая 2*2 субпикселей. Форма полупроводникового слоя в первом субпикселе в одной строке является такой же, как форма полупроводникового слоя во втором субпикселе в другой строке, и форма полупроводникового слоя во втором субпикселе в одной строке является такой же, как форма полупроводникового слоя в первом субпикселе в другой строке.

В примерной реализации полупроводниковый слой содержит третью соединительную часть. Полупроводниковый слой по меньшей мере в одном субпикселе соединяется с полупроводниковым слоем в смежном субпикселе в направлении прохождения затворных шин через третью соединительную часть.

В примерной реализации третья соединительную часть соединяется с активной областью пятого транзистора.

В примерной реализации между ортогональной проекцией третьей соединительной части на базовую подложку и ортогональной проекцией шин электропитания на базовую подложку существует зона перекрытия.

В примерной реализации в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечиваются двенадцатые сквозные отверстия, обеспечивающие доступ к третьей соединительной части, и шины электропитания соединяются с третьей соединительной частью через двенадцатые сквозные отверстия.

В примерной реализации существует по меньшей мере одна зона, содержащая 2*4 субпикселей. В одной строке полупроводниковый слой в первом субпикселе отсоединен от полупроводникового слоя во втором субпикселе, полупроводниковый слой во втором субпикселе и полупроводниковый слой в третьем субпикселе соединяются друг с другом через третью соединительную часть, и полупроводниковый слой в третьем субпикселе отсоединен от полупроводникового слоя в четвертом субпикселе. В другой строке полупроводниковый слой в первом субпикселе и полупроводниковый слой во втором субпикселе соединяются друг с другом через третью соединительную часть, полупроводниковый слой во втором субпикселе отсоединен от полупроводникового слоя в третьем субпикселе, и полупроводниковый слой в третьем субпикселе и полупроводниковый слой в четвертом субпикселе соединяются друг с другом через третью соединительную часть.

В примерной реализации существует по меньшей мере один пиксельный столбец, и в направлении прохождения линий передачи данных линия передачи данных содержит множество сублиний передачи данных, соединенных последовательно; и существует по меньшей мере один субпиксель, так что две сублинии передачи данных располагаются между субпикселем и смежным субпикселем в направлении прохождения затворных шин.

В примерной реализации эти две сублинии передачи данных параллельны друг другу.

В примерной реализации, по меньшей мере в одном субпикселе в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечиваются восьмые сквозные отверстия, обеспечивающие доступ к полупроводниковому слою, в четвертом изоляционном слое обеспечиваются третьи сквозные отверстия, обеспечивающие доступ к первому выводу четвертого транзистора, линия передачи данных соединяется с первым выводом четвертого транзистора через третье сквозное отверстие, и первый вывод четвертого транзистора соединяется с полупроводниковым слоем через восьмое сквозное отверстие.

В примерной реализации в направлении прохождения затворных шин восьмые сквозные отверстия смежных субпикселей симметричны друг другу.

В примерной реализации линии передачи данных располагаются на третьем проводящем слое, и шины электропитания располагаются на третьем проводящем слое.

В примерной реализации линии передачи данных располагаются на четвертом проводящем слое, и шины электропитания располагаются на третьем проводящем слое или на четвертом проводящем слое.

В примерной реализации по меньшей мере в одном столбце субпикселей линия передачи данных содержит первую сублинию передачи данных и вторую сублинию передачи данных, которые располагаются на двух сторонах столбца субпикселей соответственно.

В примерной реализации шина электропитания располагается между первой сублинией передачи данных и второй сублинией передачи данных.

В примерной реализации пиксельные структуры смежных субпикселей симметричны друг другу в направлении прохождения затворных шин.

В примерной реализации существует по меньшей мере одна зона, содержащая 2*2 субпикселей, в которой пиксельная структура первого субпикселя в одной строке является такой же, что и пиксельная структура второго субпикселя в другой строке, и пиксельная структура второго субпикселя в одной строке является такой же, что и пиксельная структура первого субпикселя в другой строке.

В примерной реализации подложка дисплея дополнительно содержит линию сигнала сброса, линию управления светоизлучением и линию сигнала инициирования; полупроводниковый слой содержит по меньшей мере активные области множества транзисторов, первый проводящий слой содержит по меньшей мере затворную шину, линию управления светоизлучением, линию сигнала сброса, первый электрод накопительного конденсатора и электроды затворов множества транзисторов, второй проводящий слой содержит по меньшей мере линию сигнала инициирования и второй электрод накопительного конденсатора; и третий проводящий слой содержит по меньшей мере электроды истока и стока множества транзисторов, и четвертый проводящий слой содержит по меньшей мере линию передачи данных и шину электропитания.

В примерной реализации по меньшей мере один субпиксель содержит первую область, вторую область и третью область, которые последовательно располагаются в направлении прохождения линии передачи данных; и затворная шина, линия сигнала инициирования и линия сигнала сброса располагаются в первой области, первый электрод и второй электрод накопительного конденсатора располагаются во второй области и линия управления светоизлучением располагается в третьей области.

В примерной реализации второй проводящий слой дополнительно содержит экранный электрод, и по меньшей мере в одном субпикселе между ортогональной проекцией экранного электрода на базовую подложку и ортогональной проекцией шин электропитания на базовую подложку существует зона перекрытия.

В примерной реализации шина электропитания соединяется с экранным электродом через сквозное отверстие.

В примерной реализации экранный электрод располагается между затворной шиной и линией сигнала сброса в направлении прохождения линий передачи данных.

В примерной реализации экранный электрод содержит первую часть, проходящую в направлении прохождения затворных шин, и вторую часть, проходящую в направлении прохождения линий передачи данных, и конец первой части вблизи второй части соединяется с концом второй части вблизи первой части.

В примерной реализации первый проводящий слой дополнительно содержит блок затворов, проходящий в направлении прохождения линий передачи данных. Блок затворов соединяется с затворной шиной. В направлении прохождения линий передачи данных блок затворов и вторая часть экранного электрода имеют зоны, расположенные между ними напротив друг друга.

В примерной реализации электроды истока и стока множества транзисторов содержат первый вывод второго транзистора. Во втором изоляционном слое и третьем изоляционном слое обеспечиваются седьмые сквозные отверстия, обеспечивающие доступ к первому электроду накопительного конденсатора. В первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечиваются девятые сквозные отверстия, обеспечивающие доступ к активной областивторого транзистора. Один конец первого вывода второго транзистора соединяется с первым электродом накопительного конденсатора через седьмое сквозное отверстие, а другой конец первого вывода второго транзистора соединяется с активной областью второго транзистора через девятое сквозное отверстие.

В примерной реализации между ортогональной проекцией первого вывода второго транзистора на базовую подложку и ортогональной проекцией затворной шины на базовую подложку существует зона перекрытия, и между ортогональной проекцией первого вывода второго транзистора на базовую подложку и ортогональными проекциями линии управления светоизлучением, линии сигнала сброса и линии сигнала инициирования на базовую подложку не существует зоны перекрытия.

В примерной реализации электроды истока и стока множества транзисторов содержат первый вывод первого транзистора. В третьем изоляционном слое обеспечиваются шестые сквозные отверстиям, обеспечивающие доступ к линии сигналаинициирования. В первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечиваются десятые сквозные отверстия, обеспечивающие доступ к активной области первого транзистора. Один конец первого вывода первого транзистора соединяется с линией сигнала инициирования через шестое сквозное отверстие, а другой конец первого вывода первого транзистора соединяется с активной областью первого транзистора через десятое сквозное отверстие.

В примерной реализации между ортогональной проекцией первого вывода первого транзистора на базовую подложку и ортогональной проекцией линии сигнала сброса на базовую подложку существует зона перекрытия, а между ортогональной проекцией первого вывода первого транзистора на базовую подложку и ортогональными проекциями затворной шины и линии управления светоизлучением на базовую подложку нет зоны перекрытия.

В примерной реализации подложка дисплея дополнительно содержит пятый изоляционный слой, расположенный на четвертом проводящем слое, и пятый проводящий слой, расположенный на пятом изоляционном слое. Четвертый проводящий слой дополнительно содержит соединительный электрод, и электроды истока и стока множества транзисторов содержат второй вывод шестого транзистора. В четвертом изоляционном слое обеспечиваются четвертые сквозные отверстия, обеспечивающие доступ ко второму выводу шестого транзистора, и в пятом изоляционном слое обеспечиваются пятые сквозные отверстия, обеспечивающие доступ к соединительному электроду. Соединительный электрод соединяется со вторым выводом шестого транзистора через четвертое сквозное отверстие, и пятый проводящий слой соединяется с соединительным электродом через пятое сквозное отверстие.

В примерной реализации существует между ортогональной проекцией соединительного электрода на базовую подложку и ортогональной проекцией первого вывода второго транзистора на базовую подложку существует зона перекрытия.

В примерной реализации по меньшей мере один субпиксель содержит по меньшей мере: первое сквозное отверстие, обеспечивающее доступ к первому выводу пятого транзистора, причем первое сквозное отверстие выполнено с возможностью соединения первого вывода пятого транзистора с шиной электропитания; второе сквозное отверстие, обеспечивающее доступ ко второму электроду накопительного конденсатора, причем второе сквозное отверстие выполнено с возможностью соединения второго электрода с первым выводом пятого транзистора; третье сквозное отверстие, обеспечивающее доступ к первому выводу четвертого транзистора, причем третье сквозное отверстие выполнено с возможностью соединения первого вывода четвертого транзистора с линией передачи данных; четвертое сквозное отверстие, обеспечивающее доступ ко второму выводу шестого транзистора, причем четвертое сквозное отверстие выполнено с возможностью соединения второго вывода шестого транзистора с соединительным электродом; пятое сквозное отверстие, обеспечивающее доступ к соединительному электроду, причем пятое сквозное отверстие выполнено с возможностью соединения соединительного электрода с анодом пятого проводящего слоя; шестое сквозное отверстие, обеспечивающее доступ к линии сигнала инициирования, причем шестое сигнальное отверстие выполнено с возможностью соединения линии сигнала инициирования с первым выводом первого транзистора; седьмое сквозное отверстие, обеспечивающее доступ к первому электроду накопительного конденсатора, причем седьмое сквозное отверстие выполнено с возможностью соединения первого электрода с первым выводом второго транзистора; восьмое сквозное отверстие, обеспечивающее доступ к активной области четвертого транзистора, причем восьмое сквозное отверстие выполнено с возможностью соединения активной области четвертого транзистора с первым выводом четвертого транзистора; девятое сквозное отверстие, обеспечивающее доступ к активной области второго транзистора, причем девятое сквозное отверстие выполнено с возможностью соединения активной области второго транзистора с первым выводом второго транзистора; и десятое сквозное отверстие, обеспечивающее доступ к активной области первого транзистора, причем десятое сквозное отверстие выполнено с возможностью соединения активной области первого транзистора с первым выводом первого транзистора.

В примерной реализации по меньшей мере один субпиксель содержит, по меньшей мере: одиннадцатое сквозное отверстие, обеспечивающее доступ ко второму электроду накопительного конденсатора, причем одиннадцатое сквозное отверстие выполнено с возможностью соединения второго электрода с шиной электропитания; и двенадцатое сквозное отверстие, обеспечивающее доступ к третьей соединительной части, причем двенадцатое соединительное отверстие выполнено с возможностью соединения третьей соединительной части с шиной электропитания.

Представляется устройство дисплея, содержащее вышеупомянутую подложку дисплея.

Обеспечивается способ изготовления подложки дисплея, выполненный с возможностью изготовления подложки дисплея в соответствии с любым из пп. 1-69 формулы изобретения. Подложка дисплея содержит в плоскости, параллельной подложке дисплея, затворные шины, линии передачи данных, шины электропитания и множество субпикселей, расположенных на базовой подложке. По меньшей мере один субпиксель содержит светоизлучающее устройство и схему управления, выполненную с возможностью управления светоизлучающим устройством для излучения света, и схема управления содержит множество транзисторов и накопительный конденсатор.

Способ содержит этапы, на которых: обеспечивают базовую подложку; и формируют на базовой подложке множество функциональных слоев, причем множество функциональных слоев содержит полупроводниковый слой, первый проводящий слой, второй проводящий слой, третий проводящий слой и четвертый проводящий слой, располагающиеся последовательно, причем первый изоляционный слой, второй изоляционный слой, третий изоляционный слой и четвертый изоляционный слой располагаются соответственно между множеством функциональных слоев и в направлении прохождения затворных шин, причем шины электропитания соединяются друг с другом по меньшей мере через один функциональный слой.

Другие варианты станут очевидны после прочтения и понимания сопроводительных чертежей и подробного описания.

Краткое описание чертежей

Сопроводительные чертежи используются для обеспечения понимания технических решений настоящего раскрытия и составляют часть описания. Вместе с вариантами осуществления настоящего раскрытия, они используются для объяснения технических решений настоящего раскрытия и не составляют ограничения технических решений настоящего раскрытия.

Фиг. 1 - структурная схема подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 2 - вид сбоку субпикселя в подложке дисплея, соответствующей настоящему раскрытию.

Фиг. 3 – вид сверху субпикселя в подложке дисплея, соответствующей настоящему раскрытию.

Фиг. 4A – эквивалентная диаграмма схемы управления, соответствующей настоящему раскрытию.

Фиг. 4B – диаграмма работы синхронизации схемы управления, соответствующей настоящему раскрытию.

Фиг. 5 - вид сверху множества субпикселей в подложке дисплея, соответствующей настоящему раскрытию.

Фиг. 6A – вид сверху субпикселя, соответствующего реализации I.

Фиг. 6B - другой вид сверху субпикселя, соответствующего реализации I.

Фиг. 7A – вид сверху второго металлического слоя, соответствующего реализации I.

Фиг. 7B – вид сверху третьего металлического слоя, соответствующего реализации I.

Фиг. 8A - вид сверху субпикселя, соответствующего реализации II .

Фиг. 8B - другой вид сверху субпикселя, соответствующего реализации II.

Фиг. 9A - вид сверху второго металлического слоя, соответствующего реализации II.

Фиг. 9B - вид сверху третьего металлического слоя, соответствующего реализации II.

Фиг. 10 - другой вид сверху множества субпикселей в подложке дисплея, соответствующей настоящему раскрытию.

Фиг. 11 - блок-схема последовательности выполнения операций способа изготовления подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 12 – первая технологическая диаграмма изготовления подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 13 – вторая технологическая диаграмма изготовления подложки дисплея, соответствующей согласно настоящему раскрытию.

Фиг. 14A - третьей технологическая диаграмма изготовления подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 14B - другая третья технологическая диаграмма изготовления подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 15A - четвертая технологическая диаграмма изготовления подложки дисплея, соответствующей настоящему раскрытию.

+Фиг. 15B - другая четвертая технологическая диаграмма изготовления подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 16A – пятая технологическая диаграмм изготовления подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 16B - другая пятая технологическая диаграмма изготовления подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 17 - вид сверху множества субпикселей в другой подложке дисплея, соответствующей настоящему раскрытию.

Фиг. 18 - вид в разрезе множества субпикселей в другой подложке дисплея, соответствующей настоящему раскрытию.

Фиг. 19 - частичный вид сверху субпикселя в другой подложке дисплея, соответствующей настоящему раскрытию.

Фиг. 20 - другой частичный вид сверху субпикселя в другой подложке дисплея, соответствующей настоящему раскрытию.

Фиг. 21 - дополнительный частичный вид сверху субпикселя в другой подложке дисплея, соответствующей настоящему раскрытию.

Фиг. 22 - блок-схема последовательности выполнения операций способа изготовления другой подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 23 - схема изготовления активной области другой подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 24 - схема изготовления первого изоляционного слоя и первого металлического слоя другой подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 25 - схема изготовления второго изоляционного слоя и второго металлического слоя другой подложки дисплея, соответствующей настоящему раскрытию.

Фиг. 26 - схема изготовления третьего изоляционного слоя другой подложки дисплея, соответствующей настоящему раскрытию.

Осуществление изобретения

В настоящем раскрытии описано множество вариантов осуществления, но описание является примерным, но не ограничительным, и специалистам в данной области техники должно быть очевидным, что в рамках объема вариантов осуществления, описанных в настоящем раскрытии, возможно большее количество вариантов осуществления и решений реализации. Хотя многие возможные сочетания признаков показаны на чертежах и обсуждаются в разделе «Подробное описание», также возможны и многие другие сочетания раскрытых признаков. Если нет конкретного ограничения, то любой признак или элемент любого варианта осуществления может использоваться в сочетании или вместо любого другого признака или элемента любого другого варианта осуществления.

Настоящее раскрытие содержит и подробно рассматривает сочетания признаков и элементов, известные специалистам в данной области техники. Варианты осуществления, признаки и элементы, уже раскрытые в этом раскрытии, могут также объединяться с любыми стандартными признаками или элементами, чтобы формировать уникальное изобретательное решение, определяемое формулой изобретения. Любой признак или элемент любого варианта осуществления могут также быть объединены с признаками или элементами других изобретательских решений, чтобы сформировать другое уникальное изобретательское решение, определяемое формулой изобретения. Поэтому следует понимать, что любые из признаков, показанных и/или обсуждаемых в настоящем раскрытии, могут быть реализованы индивидуально или в любом соответствующем сочетании. Поэтому варианты осуществления ничем не ограничиваются, кроме как соответствующей приложенной формулой изобретения и ее эквивалентами. Кроме того, в пределах объема защиты добавленной формулы изобретения могут делаться различные модификации и изменения.

Кроме того, при описании репрезентативных вариантов осуществления описание может представлять способ и/или процесс в виде конкретной последовательности этапов. Однако, в том случае, когда способ или процесс не зависят от определенного порядка описанных здесь этапов, способ или процесс не должны ограничиваться определенным порядком описанных этапов. Как должны понимать специалисты в данной области техники, другие порядки этапов также возможны. Поэтому, конкретный порядок этапов, установленный в описании, не должен интерпретироваться как ограничение формулы изобретения. Кроме того, формула изобретения способа и/или процесса не должна ограничиваться выполнением этих этапов в записанном порядке и специалисты в данной области техники могут легко понять, что эти порядки могут быть различными и при этом все еще оставаться в рамках сущности и объема настоящего раскрытия.

Если не определено иначе, технические термины или научные термины, используемые в вариантах осуществления настоящего изобретения, должны иметь общий смысл, как они трактуются специалистами в данной области техники, к которой относится настоящее изобретение. Слова "первый", "второй" и т. п., используемые в вариантах осуществления настоящего изобретения, не представляют какого-либо порядка, количества или значения, а просто используются для различения разных компонентов. Подобные слова, такие как "включает" или "содержит" означают, что элементы или описания, предшествующие словам, охватывают элементы или описания, перечисленные после слов и их эквивалентов, и не исключают другие элементы или описания. Подобные слова, такие как "соединять" или "связывать" не ограничиваются физическими или механическими соединениями, а могут содержать электрические соединения, прямые или косвенные. “Верхний”, "нижний", "левый", "правый" и т. д. используются только для представления относительного позиционного соотношения, которое может соответственно изменяться, когда изменяется абсолютное положение описываемого объекта.

Термин "примерно" здесь означает, что предел строго не устанавливается и допускается значение в пределах диапазона погрешностей процесса и измерений. Термин "эквивалентный" здесь относится к состоянию, в котором отношение одного размера к другому составляет от 0,8 до 1,2.

Некоторые варианты осуществления настоящего раскрытия упоминают подложку дисплея. Подложка дисплея содержит в плоскости, параллельной подложке дисплея, затворные шины, линии передачи данных, шины электропитания и множество субпикселей, расположенных на базовой подложке. По меньшей мере один субпиксель содержит светоизлучающее устройство и схему управления, выполненную с возможностью управления светоизлучающим устройством для излучения света. Схема управления содержит множество транзисторов и накопительный конденсатор. Подложка дисплея содержит в плоскости, перпендикулярной подложке дисплея, базовую подложку и множество функциональных слоев, расположенных на базовой подложке. Множество функциональных слоев содержит полупроводниковый слой, первый проводящий слой, второй проводящий слой, третий проводящий слой и четвертый проводящий слой, располагающиеся последовательно. Первый изоляционный слой, второй изоляционный слой, третий изоляционный слой и четвертый изоляционный слой соответственно располагаются между множеством функциональных слоев и в направлении прохождения затворных шин, шины электропитания соединяются друг с другом по меньшей мере через один функциональный слой. В примерном варианте осуществления подложка дисплея дополнительно содержит пятый изоляционный слой, расположенный на четвертом проводящем слое, и пятый проводящий слой, расположенный на пятом изоляционном слое.

На фиг. 1 схематично показана структурная схема подложки дисплея, соответствующей согласно настоящему раскрытию, на фиг. 2 показан вид сбоку субпикселя в подложке дисплея, соответствующей настоящему раскрытию, и на фиг. 3 показан вид сверху субпикселя в подложке дисплея, соответствующей настоящему раскрытию. Как показано на фиг. 1-3, в плоскости, параллельной подложке дисплея, на подложке дисплея, соответствующей настоящему раскрытию, обеспечиваются затворная шина G, линия D передачи данных, шина VDD электропитания, линии Reset сигнала сброса, линия EM управления светоизлучением, линия Vinit сигнала инициирования и множество субпикселей P. Каждый субпиксель содержит светоизлучающее устройство и схему управления, выполненную с возможностью управления светоизлучающим устройством для излучения света. Схема управления содержит множество транзисторов и накопительный конденсатор. В плоскости, перпендикулярной подложке дисплея, подложка дисплея содержит: базовую подложку 10 и полупроводниковый слой 20, первый металлический слой 30, второй металлический слой 40, третий металлический слой 50, четвертый металлический слой 60 и пятый металлический слой 70, которые располагаются на базовой подложке 10 и изолируются друг от друга. Первый металлический слой 30 служит первым проводящим слоем, второй металлический слой 40 служит вторым проводящим слоем, третий металлический слой 50 служит третьим проводящим слоем, четвертый металлический слой 60 служит четвертым проводящим слоем и пятый металлический слой 70 служит пятым проводящим слоем. В примерном варианте осуществления подложка дисплея содержит зону отображения (display area, AA) и зону кадра, расположенную на периферии зоны отображения. Зона отображения содержит множество субпикселей дисплея, а зона кадра содержит множество фиктивных (Dummy) субпикселей. Субпиксели, описанные здесь, относятся к субпикселям дисплея в зоне отображения.

В примерном варианте осуществления полупроводниковый слой 20 может содержать активные области множества транзисторов. Первый металлический слой 30 может содержать затворную шину G, линию EM управления светоизлучением, линию Reset сброса сигнала, первый электрод C1 накопительного конденсатора и электроды затвора множества транзисторов. Второй металлический слой 40 может содержать линию Vinit сигнала инициирования и второй электрод C2 накопительного конденсатора. Третий металлический слой 50 может содержать первые выводы и вторые выводы множества транзисторов. Четвертый металлический слой 60 может содержать линию D передачи данных и шину VDD электропитания. Пятый металлический слой 70 может содержать анод светоизлучающего устройства.

В примерном варианте осуществления в направлении прохождения линии передачи данных, линия передачи данных может содержать множество сублиний передачи данных, соединенных последовательно, и множество сублиний передачи данных соответствует множеству субпикселей. Существует по меньшей мере один субпиксель, такой, что две сублинии передачи данных располагаются между субпикселем и смежным субпикселем в направлении прохождения затворной шины. В примерном варианте осуществления эти две сублинии передачи данных параллельны друг другу.

Как показано на фиг. 1, в примерном варианте осуществления, на подложке дисплея могут быть расположены М строк*N столбцов субпикселей, N столбцов линий D1-DN передачи данных, N столбцов шин VDD1-VDDN электропитания, М строк затворных шин G1-GM, строки M-1 линий EM1-EMM-1 управления светоизлучением, линия Reset сигнала сброса и линия Vinit сигнала инициирования. Подложка дисплея может дополнительно содержать: драйвер управления данными, выполненный с возможностью обеспечения сигналов данных для линий передачи данных, драйвер сканирования, выполненный с возможностью обеспечения сигналов сканирования для затворных шин, драйвер управления светоизлучением, выполненный с возможностью обеспечения сигналов управления светоизлучением для линий управления светоизлучением, и контроллер синхронизации, выполненный с возможностью обеспечения сигналов управления для драйверов управления данных, драйверов сканирования и драйверов светоизлучения.

В некоторых возможных реализациях, как показано на фиг. 1, схемы управления в i-ом столбце субпикселей соединяются с i-ым столбцом линии передачи данных. Каждый столбец линии передачи данных содержит первую сублинию DO передачи данных и вторую сублинию DE передачи данных. Первая сублиния DOi передачи данных и вторая сублиния DEi передачи данных i-ом столбце линии передачи данных располагаются с двух сторон i-ого столбца субпикселей, соответственно, и 1 ≤ i ≤ N, где N – общее количество столбцов субпикселей.

В некоторых возможных реализациях две сублинии передачи данных располагаются между двумя смежными столбцами субпикселей, то есть, первая сублиния DO передачи данных одного столбца субпикселей и вторая сублиния DE передачи данных смежного столбца субпикселей располагаются между двумя смежными столбцами субпикселей, или вторая сублиния DE передачи данных одного столбца субпикселей и первая сублиния DO передачи данных смежного столбца субпикселей располагаются между двумя смежными столбцами субпикселей.

Например, первая сублиния Doi передачи данных i-ого столбца линии передачи данных располагается на стороне i-ого столбца субпикселей вблизи i+1-ого столбца субпикселей, и первая сублиния DOi+1 передачи данных i+1-ого столбца линии передачи данных, располагается на стороне i+1-ого столбца субпикселей вблизи i-ого столбца субпикселей. Альтернативно, вторая сублиния DEi передачи данных i-ого столбца линии передачи данных располагается на стороне i-ого столбца субпикселей вблизи i+1-ого столбца субпикселей, и вторая сублиния DEi+1 передачи данных i+1-ого столбца линии передачи данных располагается на стороне i+1-ого столбца субпикселей вблизи i-ого столбца субпикселей.

В некоторых возможных реализациях базовая подложка 10 может быть твердой подстилающей подложкой или гибкой подстилающей подложкой. Твердая подстилающая подложка может быть, но не ограничиваясь этим, одним или более слоями стекла и металлической фольги. Гибкая подстилающая подложка может быть, но не ограничиваясь только этим, одним или более слоями терефталата полиэтилена, терефталата этилена, эфирным кетоном полиэфира, полистирола, поликарбоната, полиарилата, полиарилэфира, полиамидом, поливиниловым хлоридом, полиэтилен и текстильными волокнами.

В некоторых возможных реализациях материал для изготовления полупроводникового слоя 20 может быть поликристаллическим кремнием или металлическими оксидами, что не ограничивается в настоящем раскрытии.

В некоторых возможных реализациях материалом для изготовления первого металлического слоя могут быть такие металлические материалы, как серебро, алюминий или медь, что не ограничивается в настоящем раскрытии.

В некоторых возможных реализациях материалом для изготовления второго металлического слоя могут быть такие металлические материалы, как серебро, алюминий или медь, что не ограничивается в настоящем раскрытии.

В некоторых возможных реализациях материалом для изготовления третьего металлического слоя могут быть такие металлические материалы, как серебро, алюминий или медь, что не ограничивается в настоящем раскрытии.

В некоторых возможных реализациях материалом для изготовления четвертого металлического слоя могут быть такие металлические материалы, как серебро, алюминий или медь, что не ограничивается в настоящем раскрытии.

В некоторых возможных реализациях материалом для изготовления пятого металлического слоя могут быть такие металлические материалы, как серебро, алюминий или медь, что не ограничивается в настоящем раскрытии.

На фиг. 4A показана эквивалентная схема схемы управления, соответствующей настоящему раскрытию, и на фиг. 4B приведена диаграмма работы синхронизации схемы управления, соответствующей настоящему раскрытию. Как показано на фиг. 4A и 4B, фиг. 4A поясняет пример схем управления, содержащихся в i-ом столбце субпикселей и i+1-ом столбце субпикселей. Схема управления, соответствующая настоящему раскрытию, может иметь структуру 7T1C и может содержать: первый-седьмой транзисторы T1-T7 и накопительный конденсатор C, где накопительный конденсатор C содержит первый электрод C1 и второй электрод C2.

В примерной реализации, конкретно, электрод затвора первого транзистора T1 соединяется с линией Reset сигнала сброса, первый вывод первого транзистора T1 соединяется с линией Vinit сигнала инициирования и второй вывод первого транзистора T1 соединяется с первым электродом C1 накопительного конденсатора C. Электрод затвора второго транзистора T2 соединяется с затворной шиной G, первый вывод второго транзистора T2 соединяется с первым электродом C1 накопительного конденсатора C, и второй вывод второго транзистора T2 соединяется со вторым выводом шестого транзистора T6. Электрод затвора третьего транзистора T3 соединяется с первым электродом C1 накопительного конденсатора C, первый вывод третьего транзистора T3 соединяется со вторым выводом четвертого транзистора T4 и второй вывод третьего транзистора T3 соединяется со вторым выводом шестого транзистора T6. Электрод затвора четвертого транзистора T4 соединяется с затворной шиной G, и первый вывод четвертого транзистора T4 соединяется с линией D передачи данных. Электрод затвора пятого транзистора T5 соединяется с линией EM управления светоизлучением, первый вывод пятого транзистора T5 соединяется с шиной VDD электропитания, и второй вывод пятого транзистора T5 соединяется с первым выводом третьего транзистора T3. Электрод затвора шестого транзистора T6 соединяется с линией EM управления светоизлучением и второй вывод шестого транзистора T6 соединяется с анодом светоизлучающего устройства. Электрод затвора седьмого транзистора T7 соединяется с линией Reset линии сигнала сброса, первый вывод седьмого транзистора T7 соединяется с линией Vinit сигнала инициирования и второй вывод седьмого транзистора T7 соединяется с анодом светоизлучающего устройства. Второй электрод C2 накопительного конденсатора соединяется с шиной VDD электропитания и катод светоизлучающего устройства OLED соединяется с выводом источника VSS электропитания нижнего слоя.

В примерном варианте осуществления третий транзистор T3 является управляющим транзистором, другие транзисторы, кроме третьего транзистора T3, все являются коммутационными транзисторами и первым-седьмой транзисторы T1-T7 все могут быть транзисторами p-типа или транзисторами n-типа, что не ограничивается в настоящем раскрытии.

Рассматривая в качестве примера случай, в котором первый-седьмой транзисторы T1-T7 все являются транзисторами p-типа, рабочий процесс схемы управления может содержать первый этап P1 (этап сброса), второй этап P2 (этап записи) и третий этап P3 (этап светоизлучения).

На первом этапе P1 (этап сброса), линия Reset сигнала сброса обеспечивает уровень включения, первый-седьмой транзисторы T1-T7 включаются и сигнал инициирования, обеспечиваемый линией Vinit сигнала инициирования, инициирует сигнал на втором выводе шестого транзистора T6 и сигнал на первом электроде C1.

На втором этапе P2 (этап записи), линия G затвора обеспечивает уровень включения, второй транзистор T2 и четвертый транзистор T4 включаются, сигнал данных, обеспечиваемый по линии D передачи данных, записывается на первый вывод третьего транзистора T3 и сигналы электрода затвора и второго вывода второго транзистора T2 получают один и тот же потенциал, чтобы позволить открыться третьему транзистору T3.

На третьем этапе P3 (этап светоизлучения), линия EM управления светоизлучением обеспечивает уровень включения, пятый транзистор T5 и шестой транзистор T6 включаются и шина VDD электропитания обеспечивает ток управления для светоизлучающего устройства OLED, чтобы управлять светоизлучающим устройством для излучения света.

В некоторых возможных реализациях, как показано на фиг. 4A, светоизлучающее устройство, представленное в настоящем раскрытии, может быть устройством OLED.

Подложка дисплея, соответствующая настоящему раскрытию, имеет затворную шину, линию передачи данных, шину электропитания, линию сигнала сброса, линию управления светоизлучением, линию сигнала инициирования и множество субпикселей. Каждый субпиксель содержит: светоизлучающее устройство и схему управления, выполненную с возможностью управления светоизлучающим устройством для излучения света. Схема управления может содержать: множество транзисторов и накопительный конденсатор. Подложка дисплея может содержать: базовую подложку и полупроводниковый слой, первый металлический слой, второй металлический слой, третий металлический слой, четвертый металлический слой и пятый металлический слой, которые располагаются последовательно на базовой подложке и изолируются друг от друга. Полупроводниковый слой содержит активные области множества транзисторов. Первый металлический слой содержит: затворную шину, линию управления светоизлучением, линию сигнала сброса, первый электрод накопительного конденсатора и электроды затворов множества транзисторов. Второй металлический слой содержит: линию сигнала инициирования и второй электрод накопительного конденсатора. Третий металлический слой содержит: электроды истока и стока множества транзисторов. Четвертый металлический слой содержит: линию передачи данных и шину электропитания. Пятый металлический слой содержит: анод светоизлучающего устройства. i-ый столбец субпикселей соединяется с i-ым столбцом линии передачи данных. Каждый столбец линии передачи данных содержит первую сублинию передачи данных и вторую сублинию передачи данных. Первая сублиния передачи данных и вторая сублиния передачи данных в i-ом столбце линии передачи данных располагаются с двух сторон субпикселей i-ого столбца, соответственно, 1 ≤ i ≤ N, где N – общее количество столбцов субпикселей.

В настоящем раскрытии организованы пять металлических слоев и путем расположения линии передачи данных и шины электропитания в слоях, отличных от электродов истока и стока множества транзисторов, объем, занимаемый субпикселями и линиями передачи данных, соединенными с субпикселями, можно уменьшить, улучшая, таким образом, разрешающую способность подложки дисплея OLED, управляемой с высокой частотой.

В некоторых возможных реализациях, как показано на фиг. 3, каждый субпиксель в подложке дисплея, соответствующей настоящему раскрытию, может быть разделен на первую область R1, вторую область R2 и третью область R3, которые располагаются последовательно в направлении прохождения линии передачи данных.

Накопительный конденсатор располагается во второй области R2. Первая область R1 и третья область R3 располагаются с двух сторон второй области R2, соответственно. Линия Vinit сигнала инициирования, затворная шина G и линия Reset сигнала сброса, соединенная со схемой управления субпикселя, располагаются в первой области R1. Линия EM управления светоизлучением, соединенная со схемой управления субпикселя, располагается в третьей области R3.

Схемы управления смежных субпикселей в одном и том же столбце соединяются с различными сублиниями передачи данных, то есть, если субпиксель в i-ой строке и j-ом столбце соединяется с первой сублинией DOj передачи данных в j-ом столбце линии передачи данных, субпиксель в i+1-ой строке и j-ом столбце соединяется со второй сублинией Dej передачи данных в j-ом столбце линии передачи данных; и если субпиксель в i-ой строке и j-ом столбце соединяется со второй сублинией DEj передачи данных в j-ом столбце линии передачи данных, субпиксель в i+1-ой строке и j-ом столбце соединяется с первой сублинией DOj передачи данных в j-ом столбце линии передачи данных.

В некоторых возможных реализациях, как можно видеть на фиг. 1 и фиг. 3, схемы управления i-ого столбца субпикселей также соединяются с i-ым столбцом шины электропитания, 1 ≤ i ≤ N. i-ый столбец шины VDDi электропитания располагается между первой сублинией DOi передачи данных и второй сублинией Dei передачи данных в i-ом столбце линии передачи данных.

На фиг. 5 представлен вид сверху множества субпикселей в подложке дисплея, соответствующей настоящему раскрытию. Как показано на фиг. 5, пиксельные структуры смежных субпикселей в одной и той же строке зеркально симметричны друг другу относительно осевой линии CL двух сублиний передачи данных между смежными субпикселями. Пиксельная структура субпикселя, расположенного в i-ой строке и j-ом столбце, является такой же, как пиксельная структура субпикселя, расположенного в i-ой строке и j+2-ом столбце. Пиксельная структура субпикселя, расположенного в i-ой строке и j+1-ом столбце, является такой же, как пиксельная структура субпикселя, расположенного в i-ой строке и j+3-ом столбце. Пиксельная структура субпикселя, расположенного в i-ой строке и j-ом столбце, является такой же, как пиксельная структура субпикселя, расположенного в i+1-ой строке и j+1-ом столбце. Пиксельная структура субпикселя, расположенного в i-ой строке и j+1-ом столбце, является такой же, как пиксельная структура субпикселя, расположенного в i+1-ой строке и j-ом столбце. Здесь, пиксельные структуры, являющиеся одинаковыми, содержат, не ограничиваясь только этим, пиксельные структуры общей формы и взаимосвязь соединений соответствующих частей и тенденции сигнального потока является одинаковой.

Как показано на фиг. 5, шины электропитания в двух смежных столбцах зеркально симметричны относительно осевой линии между шинами электропитания в двух смежных столбцах, то есть, шины электропитания смежных субпикселей симметричны друг другу. Осевая линия CL двух сублиний передачи данных, расположенных между субпикселем в i-ой строке и j-ом столбце и субпикселем в i-ой строке и j+1-ом столбце, и осевая линия, расположенная между шиной электропитания в j-ом столбце и шиной электропитания в j+1-ом столбце, может быть той же самой осевой линией.

В некоторых возможных реализациях, как показано на фиг. 5, беря в качестве примера восемь субпикселей в двух строках и четырех столбцах (зона, содержащая 2*4 субпикселей), шина электропитания в i-ом столбце содержит множество соединенных между собой сублиний S1-SN электропитания. Множество сублиний электропитания соответствуют всем субпикселям в каждом столбце субпикселей поодиночке, и множество сублиний электропитания соответственно располагаются во множестве субпикселей в столбце.

В примерном варианте осуществления форма сублинии электропитания, соответствующей субпикселю в i-ой строке и j-ом столбце, после того, как она зеркально отражается вокруг осевой линии первой сублинии передачи данных и второй сублинии передачи данных в линии передачи данных в j-ом столбце, является такой же, как форма сублинии электропитания, соответствующей субпикселю в i+1-ой строке и j-ом столбце. Здесь, формы шин электропитания, являющиеся одинаковыми, содержат, не ограничиваясь только этим, то, что общие формы, соотношение соединений соответствующих частей и тенденции сигнального потока являются одними и теми же.

В примерном варианте осуществления каждая сублиния электропитания может содержать первую часть SS1 источника электропитания, вторую часть SS2 источника электропитания и третью часть SS3 источника электропитания, последовательно расположенные во втором направлении. Вторая часть SS2 источника электропитания выполнена с возможностью соединения первой части SS1 источника электропитания и третьей части SS3 источника электропитания. Первая часть SS1 источника электропитания и третья часть SS3 источника электропитания могут быть расположены параллельно линии передачи данных. Прилежащий угол между второй частью SS2 источника электропитания и первой частью SS1 источника электропитания составляет больше 90 градусов и меньше 180 градусов, чтобы сформировать зигзагообразную сублинию электропитания. Второе направление является направлением прохождения линии передачи данных.

Здесь, "параллельный" относится к состоянию, в котором две прямые линии образуют угол -10 градусов или больше и 10 градусов или меньше и, таким образом, также содержит состояние, в котором угол составляет -5 градусов или больше и 5 градусов или меньше. Кроме того, "вертикаль" относится к состоянию, в котором две прямые линии образуют угол 80 градусов или больше и 100 градусов или меньше и, таким образом, также содержит состояние угла, равное 85 градусам или больше и 95 градусам или меньше. Здесь, первая часть источника электропитания, параллельная линии передачи данных, означает, что часть основного корпуса первой части источника электропитания параллельна основной части корпуса линии передачи данных, без ограничения, что край первой части источника электропитания параллелен краю линии передачи данных. Допускается, чтобы край первой части источника электропитания и край линии передачи данных быть неровными из-за технологических погрешностей. Область соединения, в которой первая часть источника электропитания и вторая часть источника электропитания соединяются друг с другом, может принадлежать первой части источника электропитания или может принадлежать второй части источника электропитания.

В примерном варианте осуществления первая часть SS1 источника электропитания, вторая часть SS2 источника электропитания и третья часть SS3 источника электропитания могут быть интегрированной структурой.

Как показано на фиг. 5, длина прохождения первой части SS1 источника электропитания во втором направлении больше, чем средняя ширина первой части SS1 источника электропитания, длина прохождения второй части SS2 источника электропитания в косом направлении больше, чем средняя ширина второй части SS2 источника электропитания, и длина прохождения третьей части SS3 источника электропитания во втором направлении больше, чем средняя ширина третьей части SS3 источника электропитания. Косое направление является направлением, в котором вторая часть источника электропитания и первая часть источника электропитания имеют между ними прилежащий угол. Средняя ширина третьей части SS3 источника электропитания меньше, чем средняя ширина первой части SS1 источника электропитания. Это, с одной стороны, предназначено для расположения пиксельной структуры, и, с другой стороны, поскольку третья часть SS3 источника электропитания находится относительно близко к линии передачи данных и третья часть SS3 источника электропитания обладает относительно малой средней шириной, это может уменьшать паразитную емкость. В настоящем раскрытии ширина первой части SS1 источника электропитания и третьей части SS3 источника электропитания относятся к размерам первой части SS1 источника электропитания и третьей части SS3 источника электропитания в первом направлении, ширина второй части SS2 источника электропитания относится к размеру в направлении, перпендикулярном косому направлению, средняя ширина относится к среднему значению ширины во множестве позиций, и первое направление является направлением прохождения затворной шины.

В примерном варианте осуществления, в первом направлении расстояние между осевой линией первой части SS1 источника электропитания и осевой линией третьей части SS3 источника электропитания эквивалентно средней ширине третьей части SS3 источника электропитания.

В примерном варианте осуществления первая часть SS1 источника электропитания в сублинии электропитания, соответствующей субпикселю в i-ой строке и j-ом столбце, соединяется с третьей частью SS3 источника электропитания в сублинии электропитания, соответствующей субпикселю в i-1-ой строке и j-ом столбце. Часть SS3 источника электропитания в сублинии электропитания, соответствующей субпикселю в i-ой строке и j-ом столбце, соединяется с первой частью SS1 источника электропитания в сублинии электропитания, соответствующей субпикселю в i+1-ой строке и j-ом столбце. Части источника электропитания, соединенные друг с другом, располагаются последовательно во втором направлении (направлении прохождения линии передачи данных).

Как показано на фиг. 5, шина электропитания в настоящем раскрытии может иметь зигзагообразную форму.

В примерном варианте осуществления, как показано на фиг. 5, процесс каждого работы субпикселя содержит этап сброса, этап записи и этап светоизлучения. На этапе сброса линия Reset сигнала сброса, расположенная в первом металлическом слое, и линии Vinit сигнала инициирования, расположенная во втором металлическом слое, обеспечивает сигналы для инициирования схемы управления. На этапе записи затворная шина G, расположенная в первом металлическом слое, и линия D передачи данных, расположенная в четвертом металлическом слое, обеспечивают сигналы для записи сигналов данных, обеспечиваемых линией D передачи данных, на схему управления. На этапе светоизлучения линия EM управления светоизлучением, расположенная в первом металлическом слое, обеспечивает сигналы и шина VDD электропитания обеспечивает сигналы электропитания, чтобы позволить схеме управления обеспечить ток управления для светоизлучающего устройства OLED для управления светоизлучающим устройством и излучения света.

Пиксели в одной и той же строке включаются одновременно и пиксели в смежных строках включаются последовательно.

В некоторых возможных реализациях, как показано на фиг. 2, подложка дисплея, соответствующая настоящему раскрытию, может дополнительно содержать первый изоляционный слой 11, второй изоляционный слой 12, третий изоляционный слой 13 и четвертый изоляционный слой 14.

Первый изоляционный слой 11 располагается между полупроводниковым слоем 20 и первым металлическим слоем 30, второй изоляционный слой 12 располагается между первым металлическим слоем 30 и вторым металлическим слоем 40, третий изоляционный слой 13 располагается между вторым металлическим слоем 40 и третьим металлическим слоем 50, и четвертый изоляционный слой 14 располагается между третьим металлическим слоем 50 и четвертым металлическим слоем 60.

В некоторых возможных реализациях материалами первого изоляционного слоя 11, второго изоляционного слоя 12, третьего изоляционного слоя 13 и четвертого изоляционного слоя 14 могут быть кремниевый оксид, кремниевый нитрид, или композит кремниевого оксида и кремниевого нитрида, что не ограничивается в настоящем раскрытии.

В примерном варианте осуществления, как показано на фиг. 4A, множество транзисторов каждого субпикселя может содержать первый-седьмой транзисторы. Первый вывод пятого транзистора соответственно соединяется с шиной VDD электропитания и вторым электродом C2 накопительного конденсатора.

В настоящем раскрытии для каждого субпикселя шина электропитания в каждом субпикселе соединяется со вторым электродом накопительного конденсатора через первый вывод пятого транзистора.

Вторые электроды накопительных конденсаторов смежных субпикселей, расположенных во втором металлическом слое, могут быть повторно использованы в качестве линий сигналов электропитания, которые выполнены с возможностью гарантии, что сигналы электропитания, обеспечиваемые шинами электропитания смежных субпикселей, являются одинаковыми, избегая, таким образом, плохого отображения подложки дисплея и гарантируя эффект отображения подложки дисплея.

В примерном варианте осуществления каждые четыре непрерывных субпикселя образуют пиксель. В j-ом пикселе четырьмя непрерывными субпикселями являются последовательно i-ый субпиксель, i+1-ый субпиксель, i+2-ой субпиксель и i+3-ий субпиксель в первом направлении, где i – может принимать значение 4j-3 в последовательности и j является положительным целым числом.

В примерном варианте осуществления существуют многочисленные реализации соединения вторых электродов накопительных конденсаторов множества субпикселей с шинами электропитания.

В качестве одной из реализаций, на фиг. 6A показан вид сверху субпикселей, соответствующих реализации I, и на фиг. 6B показан другой вид сверху субпикселей, соответствующих реализации I. Как показано на фиг. 6A, в четвертом изоляционном слое обеспечивается первое сквозное отверстие V1, обеспечивающее доступ к первым выводам 51 частичных пятых транзисторов, и шина электропитания соединяется с первым выводом 51 пятого транзистора через первое сквозное отверстие V1. Как показано на фиг. 6B, в третьем изоляционном слое обеспечивается второе сквозное отверстие V2, обеспечивающее доступ ко вторым электродам C2 некоторых накопительных конденсаторов, и первый вывод 51 пятого транзистора соединяется со вторым электродом C2 накопительного конденсатора через второе сквозное отверстие V2. Следует заметить, что на фиг. 3 и фиг. 5, реализация I приводится в качестве примера.

Ортогональная проекция шин электропитания, соединенных с субпикселями на базовой подложке, содержит ортогональную проекцию первого сквозного отверстия V1 на базовую подложку 10, и ортогональная проекция второго электрода накопительного конденсатора содержит ортогональную проекцию второго сквозного отверстия на базовую подложку. Здесь, “ортогональная проекция А, содержащая ортогональную проекцию B” или “ортогональная проекция B располагается в пределах диапазона ортогональной проекции А” означает, что граница ортогональной проекции B находится в пределах диапазона границы ортогональной проекции A или граница ортогональной проекции А перекрывается с границей ортогональной проекции B.

В некоторых возможных реализациях количество первых сквозных отверстий V1 может быть равно единице.

В некоторых возможных реализациях количество вторых сквозных отверстий V2 может быть по меньшей мере единицей. Поскольку ширина первого вывода пятого транзистора является относительно малой величиной, когда существуют многочисленные вторые сквозные отверстия V2, многочисленные вторые сквозные отверстия располагаются в направлении прохождения линии передачи данных. Многочисленные вторые сквозные отверстия располагаются в направлении прохождения линии передачи данных и может быть расположено множество сквозных отверстий. Чем больше сквозных отверстий, тем лучше проводимость компонентов, соединенных через сквозные отверстия. На фиг. 6A существует одно первое сквозное отверстие V1 и на фиг. 6B показан пример, в котором существуют два вторых сквозных отверстия V2, что не ограничивается в настоящем раскрытии.

В примерном варианте осуществления, как показано на фиг. 6A, в четвертом изоляционном слое дополнительно обеспечивается третье сквозное отверстие V3, обеспечивающее доступ к первому выводу четвертого транзистора T4. Линия передачи данных соединяется с первым выводом четвертого транзистора T4 через третье сквозное отверстие V3. В четвертом изоляционном слое дополнительно обеспечивается четвертое сквозное отверстие V4, обеспечивающее доступ ко второму выводу шестого транзистора T6.

В примерном варианте осуществления, как показано на фиг. 6B, первый изоляционный слой, второй изоляционный слой и третий изоляционный слой дополнительно содержат сквозные отверстия, обеспечивающие доступ к частичным активным областям, так что электроды истока и стока транзисторов соединяются с активными областями через эти сквозные отверстия. Электроды истока и стока транзисторов содержат первые выводы транзисторов и вторые выводы транзисторов.

В примерном варианте осуществления первый вывод пятого транзистора также соединяется с активной областью через сквозные отверстия в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое.

В примерном варианте осуществления каждый пиксель может содержать четыре субпикселя. На фиг. 7A показан вид сверху второго металлического слоя, соответствующего реализации I, и на фиг. 7B показан вид сверху третьего металлического слоя, соответствующего реализации I. Чтобы объяснить структуру подложки дисплея более ясно, на фиг. 7A и 7B показан пример двух пикселей, расположенных в направлении столбца.

Как показано на фиг. 7A, вторые электроды накопительных конденсаторов в смежных субпикселях в одной и той же строке соединяются напрямую. Как показано на фиг. 7B, первые выводы 51 пятых транзисторов в смежных субпикселях в одной и той же строке располагаются с промежутками.

В реализации I, за счет соединения вторых электродов накопительных конденсаторов, которые располагаются на втором металлическом слое во множестве субпикселей, сигналы электропитания, обеспечиваемые шинами электропитания смежных субпикселей, являются одинаковыми, таким образом избегая плохого отображения подложки дисплея и гарантируя эффект отображения подложки дисплея.

В примерном варианте осуществления, при разумном проекте расположения соединение проводящих слоев многочисленных субпикселей может быть реализовано только посредством полупроводникового слоя, или соединение проводящих слоев многочисленных субпикселей может быть реализовано только посредством первого металлического слоя или соединение проводящих слоев многочисленных субпикселей может быть реализовано только посредством второго металлического слоя, или соединение проводящих слоев многочисленных субпикселей может быть реализовано только посредством третьего металлического слоя, реализуя, таким образом, то, что шины электропитания субпикселей, расположенных в одной и той же строке, соединяются вместе в направлении прохождения затворных шин через функциональные слои, которые подробно здесь не описываются.

Как показано на фиг. 7A, по меньшей мере один субпиксель дополнительно содержит первую соединительную часть C3, которая располагается на стороне второго электрода C2 в первом направлении.

В примерном варианте осуществления, в двух смежных строках пикселей, в одной строке пикселей второй электрод C2 i-ого субпикселя и второй электрод C2 i+1-ого субпикселя соединяются через первую соединительную часть C3, второй электрод C2 i+1-ого субпикселя напрямую соединяется со вторым электродом C2 i+2-ого субпикселя, и второй электрод C2 i+2-ого субпикселя и второй электрод C2 i+3-ого субпикселя соединяются через первую соединительную часть C3. В другой строке пикселей второй электрод C2 i-ого субпикселя и второй электрод C2 i+1-ого субпикселя соединяются напрямую, второй электрод C2 i+1-ого субпикселя и второй электрод C2 i+2-ого субпикселя соединяются через первую соединительную часть C3, и второй электрод C2 i+2-его субпикселя и второй электрод C2 i+3-его субпикселя соединяются напрямую.

В качестве другой реализации, на фиг. 8A показан вид сверху субпикселя, соответствующего реализации II, и на фиг. 8B показан другой вид сверху субпикселя, соответствующего реализации II. Как показано на фиг. 8A, в четвертом изоляционном слое обеспечивается первое сквозное отверстие V1, обеспечивающее доступ к первым выводам 51 частичных пятых транзисторов T5, и шина электропитания соединяется с первым выводом 51 пятого транзистора T5 через первое сквозное отверстие V1. Как показано на фиг. 8B, в третьем изоляционном слое обеспечивается второе сквозное отверстие V2, частично обеспечивающее доступ ко вторым электродам C2 накопительных конденсаторов, и первый вывод 51 пятого транзистора T5 соединяется со вторым электродом C2 накопительного конденсатора через второе сквозное отверстие V2.

Как показано на фиг. 8A и фиг. 8B, по сравнению с реализацией I, в реализации II зона, занятая вторым электродом накопительного конденсатора каждого представленного субпикселя, различна и форма первого вывода 51 пятого транзистора, T5 каждого субпикселя также различна.

В примерном варианте осуществления, как показано на фиг. 8A, в четвертом изоляционном слое дополнительно содержится третье сквозное отверстие V3, обеспечивающее доступ к первому выводу четвертого транзистора T4. Линия передачи данных соединяется с первым выводом четвертого транзистора T4 через третье сквозное отверстие V3. Четвертый изоляционный слой дополнительно содержит четвертое сквозное отверстие V4, обеспечивающее доступ ко второму выводу шестого транзистора T6.

Как показано на фиг. 3 и 8B, первый изоляционный слой, во втором изоляционном слое и третьем изоляционном слое могут дополнительно обеспечиваться сквозные отверстия, обеспечивающие доступ к частичным активным областям, так что электроды истока и стока транзисторов соединяются с активными областями через эти сквозные отверстия. Первый вывод пятого транзистора может также быть соединен с активной областью через сквозные отверстия в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое.

Ортогональная проекция шин электропитания в субпикселях на базовую подложку содержит ортогональную проекцию первого сквозного отверстия V1 на базовую подложку 10, и ортогональная проекция второго электрода накопительного конденсатора на базовую подложку содержит ортогональную проекцию второго сквозного отверстия на базовую подложку.

В некоторых возможных реализациях количество первых сквозных отверстий V1 может быть равно единице.

В некоторых возможных реализациях количество вторых сквозных отверстий V2 равно по меньшей мере одному. Поскольку ширина первого вывода пятого транзистора является относительно малой, расположение многочисленных вторых сквозных отверстий в направлении прохождения линии передачи данных может гарантировать определенное количество располагающихся в нем сквозных отверстий. Чем больше имеется сквозных отверстий, тем лучше проводимость компонентов, соединенных через сквозные отверстия. На фиг. 8A имеется одно первое сквозное отверстие V1, а на фиг. 8B показан пример, в котором имеются два вторых отверстия V2, что не ограничивается в настоящем раскрытии.

На фиг. 9A показан вид сверху второго металлического слоя, соответствующего реализации II, на фиг. 9B показан вид сверху третьего металлического слоя, соответствующего реализации II, и на фиг. 10 показан другой вид сверху множества субпикселей в подложке дисплея, соответствующей настоящему раскрытию. Чтобы объяснить структуру подложки дисплея более понятно, на фиг. 9A и 9B представлен пример двух пикселей, расположенных в направлении столбца, фиг. 10 содержит слои пленки, отличные от анода светоизлучающего устройства, и множество субпикселей, содержащихся на фиг. 10, являются субпикселями, соответствующими реализации II.

Как показано на фиг. 9A и фиг. 9B, в каждом пикселе в одной из двух смежных строк пикселей второй электрод накопительного конденсатора i-ого субпикселя и второй электрод накопительного конденсатора i+1-ого субпикселя соединяются через первую соединительную часть C3, второй электрод накопительного конденсатора i+1-ого субпикселя и второй электрод накопительного конденсатора i+2-ого субпикселя располагаются с промежутками и второй электрод накопительного конденсатора i+2-ого субпикселя и второй электрод накопительного конденсатора i+3-ого субпикселя соединяются через первую соединительную часть C3. В каждом пикселе из числа других из двух смежных строк пикселей второй электрод накопительного конденсатора i-ого субпикселя и второй электрод накопительного конденсатора i+1-ого субпикселя располагаются с промежутками, второй электрод накопительного конденсатора i+1-ого субпикселя и второй электрод накопительного конденсатора i+2-ого субпикселя соединяются через первую соединительную часть C3 и второй электрод накопительного конденсатора i+2-ого субпикселя и второй электрод накопительного конденсатора i+3-ого субпикселя располагаются с промежутками.

Как показано на фиг. 8A, второй электрод C2 накопительного конденсатора по меньшей мере в одном субпикселе может быть прямоугольным, первая соединительная часть C3 может иметь форму полосы, и первая соединительная часть C3 располагается на стороне второго электрода C2 в первом направлении.

В примерном варианте осуществления, в двух смежных строках пикселей, в одной строке пикселей второй электрод C2 i-ого субпикселя и второй электрод C2 i+1-ого субпикселя соединяются друг с другом через первую соединительную часть C3, второй электрод C2 i+1-ого субпикселя и второй электрод C2 i+2-ого субпикселя располагаются с промежутками, и второй электрод C2 i+2-ого субпикселя и второй электрод C2 i+3-его субпикселя соединяются друг с другом через первую соединительную часть C3. В другой строке пикселей второй электрод C2 i-ого субпикселя и второй электрод C2 i+1-ого субпикселя располагаются с промежутками, второй электрод C2 i+1-ого субпикселя и второй электрод C2 i+2-ого субпикселя соединяются друг с другом через первую соединительную часть C3, и второй электрод C2 i+2-ого субпикселя и второй электрод C2 i+3-ого субпикселя располагаются с промежутками.

Следует заметить, что на фиг. 9A показан пример, в котором второй электрод накопительного конденсатора i-ого субпикселя и второй электрод накопительного конденсатора i+1-ого субпикселя в первой строке пикселей соединяются напрямую через первую соединительную часть C3 и второй электрод накопительного конденсатора i+2-ого субпикселя и второй электрод накопительного конденсатора i+3-ого субпикселя во второй строке пикселей соединяются напрямую через первую соединительную часть C3.

В некоторых возможных реализациях, как показано на фиг. 10, для каждого субпикселя существует зона перекрытия между ортогональной проекцией первого вывода пятого транзистора на базовую подложку и ортогональной проекцией линии передачи данных, присоединенной к нему, на базовую подложку.

В примерном варианте осуществления, со ссылкой на фиг. 9A, 9B и 10, для j-ого пикселя может быть введена вторая соединительную часть 56. При условии, что второй электрод C2 накопительного конденсатора i-ого субпикселя соединяется со вторым электродом C2 накопительного конденсатора i+1-ого субпикселя, первый вывод 51 пятого транзистора T5 в i+1-ом субпикселе соединяется с первым выводом 51 пятого транзистора T5 в i+2-ом субпикселе через вторую соединительную часть 56. Второй электрод C2 накопительного конденсатора в i-ом субпикселе, располагающемся во втором металлическом слое, соединяется со вторым электродом C2 накопительного конденсатора в i+3-ом субпикселе, располагающемся во втором металлическом слое через первый вывод 51 пятого транзистора T5 в i+1-ом субпикселе, который располагается в третьем металлическом слое, вторую соединительную часть 56 и первый вывод 51 пятого транзистора T5 в i+2-ом субпикселе.

В примерном варианте осуществления, для j-ого пикселя при условии, что второй электрод C2 накопительного конденсатора i+1-ого субпикселя соединяется со вторым электродом C2 накопительного конденсатора i+2-ого субпикселя, первый вывод 51 пятого транзистора T5 в i-ом субпикселе соединяется с первым выводом 51 пятого транзистора T5 в i+1-ом субпикселе через вторую соединительную часть 56, и первый вывод 51 пятого транзистора T5 в i+2-ом субпикселе соединяется с первым выводом 51 пятого транзистора T5 в i+3-ом субпикселе через вторую соединительную часть 56. Второй электрод C2 накопительного конденсатора i-ого субпикселя, располагающегося во втором металлическом слое, соединяется со вторым электродом C2 накопительного конденсатора i+1-ого субпикселя, располагающегося во втором металлическом слое, через первый вывод 51 пятого транзистора T5 в i-ом субпикселе, располагающемся в третьем металлическом слое, вторую соединительную часть 56 и первый вывод 51 пятого транзистора T5 в i+1-ом субпикселе. Второй электрод C2 накопительного конденсатора i+2-ого субпикселя, располагающегося во втором металлическом слое, соединяется со вторым электродом C2 накопительного конденсатора i+3-ого субпикселя, располагающегося во втором металлическом слое через первый вывод 51 пятого транзистора T5 в i+2-ом субпикселе, располагающемся в третьем металлическом слое, вторую соединительную часть 56 и первый вывод 51 пятого транзистора T5 в i+3-ом субпикселе.

В реализации II второй металлический слой и третий металлический слой совместно завершают траверсу (первое направление), образующую мост в настоящем раскрытии, чтобы реализовать функцию соединительных линий источника электропитания, так чтобы сигналы электропитания, обеспечиваемые для каждого субпикселя, были одинаковыми, тем самым гарантируя эффект отображения подложки дисплея.

Следует заметить, что поскольку удельное сопротивление третьего металлического слоя меньше, чем у второго металлического слоя, подложка дисплея, обеспечиваемая в реализации II, может дополнительно снижать динамические перекрестные помехи по сравнению с подложкой дисплея, обеспечиваемой в реализации I.

В некоторых возможных реализациях, как показано на фиг. 2, подложка дисплея, обеспечиваемая в настоящем раскрытии, может дополнительно содержать: пятый изоляционный слой 15 и плоский слой 16, расположенные между четвертым металлическим слоем 60 и пятым металлическим слоем 70, и органический светоизлучающий слой и катод (не показан на чертеже) светоизлучающего устройства, расположенные на стороне пятого металлического слоя 70 вдали от базовой подложки 10. Пятый изоляционный слой 15 располагается на стороне плоского слоя 16 вблизи базовой подложки 10. Катод располагается на стороне органического светоизлучающего слоя вдали от базовой подложки 10.

Как показано на фиг. 3, четвертый металлический слой, обеспечиваемый в настоящем раскрытии, может дополнительно содержать соединительный электрод 61. Соединительный электрод 61 соответственно соединяется с пятым металлическим слоем и вторым выводом шестого транзистора. В пятом изоляционном слое и плоском слое обеспечивается пятое сквозное отверстие V5, обеспечивающее доступ к соединительному электроду, и пятый металлический слой соединяется с соединительным электродом 61 через пятое сквозное отверстие V5, обеспечивающее доступ к соединительному электроду 61. В четвертом изоляционном слое обеспечивается четвертое сквозное отверстие V4, обеспечивающее доступ ко второму выводу шестого транзистора, и соединительный электрод 61 соединяется со вторым выводом шестого транзистора через четвертое соединительное отверстие V4, обеспечивающее доступ ко второму выводу шестого транзистора.

В примерном варианте осуществления настоящего раскрытия, располагая линии передачи данных и шины электропитания в различных слоях, проходящих от первых выводов и вторых выводов множества транзисторов, зону, занятую субпикселями и линиями передачи данных, соединенными с субпикселями, можно уменьшить, тем самым улучшая разрешающую способность подложки дисплея OLED, управляемой на высокой частоте.

Основанный на той же самой изобретательской концепции, настоящее раскрытие дополнительно обеспечивает способ изготовления подложки дисплея для изготовления подложек дисплея, представленных в вышеупомянутых вариантах осуществления. В примерном варианте осуществления, в плоскости, параллельной подложке дисплея, подложка дисплея содержит затворные шины, линии передачи данных, шины электропитания и множество субпикселей, расположенных на базовой подложке, причем по меньшей мере один субпиксель содержит светоизлучающее устройство и схему управления, выполненную с возможностью управления светоизлучающим устройством для излучения света, и схема управления содержит множество транзисторов и накопительный конденсатор.

Способ изготовления может содержать этапы, на которых: обеспечивают базовую подложку; и формируют множество функциональных слоев на базовой подложке, причем множество функциональных слоев содержит полупроводниковый слой, первый проводящий слой, второй проводящий слой, третий проводящий слой и четвертый проводящий слой, которые располагаются последовательно, первый изоляционный слой, второй изоляционный слой, третий изоляционный слой и четвертый изоляционный слой, соответственно располагающиеся между множеством функциональных слоев и в направлении прохождения затворных шин, шины электропитания, соединяемые друг с другом по меньшей мере через один функциональный слой.

На фиг. 11 показана блок-схема последовательности выполнения операций способа изготовления подложки дисплея, соответствующей настоящему раскрытию. Как показано на фиг. 11, способ изготовления подложки дисплея, обеспечиваемый в настоящем раскрытии, может содержать этап B1 и этап B2.

На этапе B1 обеспечивается базовая подложка.

На этапе B2 на базовой подложке последовательно формируются полупроводниковый слой, первый металлический слой, второй металлический слой, третий металлический слой, четвертый металлический слой и пятый металлический слой, которые изолируются друг от друга.

В примерном варианте осуществления полупроводниковый слой может содержать активные области множества транзисторов. Первый металлический слой может содержать затворную шину, линию управления светоизлучением, линию сигнала сброса, первый электрод накопительного конденсатора и электроды затворов множества транзисторов. Второй металлический слой может содержать линию сигнала инициирования и второй электрод накопительного конденсатора. Третий металлический слой может содержать электроды истока и стока множества транзисторов. Четвертый металлический слой может содержать линию передачи данных и шину электропитания. Пятый металлический слой может содержать анод светоизлучающего устройства. Схемы управления i-го столбца субпикселей соединяются с i-ым столбцом линии передачи данных. Каждый столбец линии передачи данных содержит первую сублинию передачи данных и вторую сублинию передачи данных. Первая сублиния передачи данных и вторая сублиния передачи данных в i-ом столбце линии передачи данных располагаются на двух сторонах i-ого столбца субпикселей, соответственно. Все сублинии передачи данных между смежными двумя столбцами субпикселей являются просто первыми сублиниями передачи данных или вторыми сублиниями передачи данных.

В вышеупомянутом, 1 ≤ i ≤ N, N – общее количество столбцов субпикселей.

Подложки дисплеев, изготавливаемые способом изготовления подложки дисплея, соответствующим настоящему раскрытию, имеют схожие принципы реализации и результаты реализации, которые здесь дополнительно не описываются.

В некоторых возможных реализациях этап 200 может содержать: последовательное формирование полупроводникового слоя и первого изоляционного слоя на базовой подложке; последовательное формирование первого металлического слоя и второго изоляционного слоя на первом изоляционном слое; последовательное формирование второго металлического слоя и третьего изоляционного слоя на втором изоляционном слое; последовательное формирование третьего металлического слоя и четвертого изоляционного слоя на третьем изоляционном слое; последовательное формирование четвертого металлического слоя, пятого изоляционного слоя и плоского слоя на четвертом изоляционном слое; и последовательное формирование пятого металлического слоя, органического светоизлучающего слоя светоизлучающего устройства и катода светоизлучающего устройства на плоском слое.

На фиг. 12 схематично показана первая схема изготовления подложки дисплея, соответствующей настоящему раскрытию, на фиг. 13 показана вторая схема изготовления подложки дисплея, соответствующей настоящему раскрытию, на фиг. 14A показана третья схема изготовления подложки дисплея, соответствующей настоящему раскрытию, на фиг. 14B показана другая третья схема изготовления подложки дисплея, соответствующей настоящему раскрытию, на фиг. 15A показана четвертая схема изготовления подложки дисплея, соответствующей настоящему раскрытию, на фиг. 15B показана другая четвертая схема изготовления подложки дисплея, соответствующей настоящему раскрытию, на фиг. 16A показана пятая схема изготовления подложки дисплея, соответствующей настоящему раскрытию, и на фиг. 16B показана другая пятая схема изготовления подложки дисплея, соответствующей настоящему раскрытию.

Термин “процесс формирования рисунка” (patterning process), упоминаемый в настоящем раскрытии, содержит обработку, такую как осаждение пленочного слоя, покрытие фоторезистом, экспонирование маски, проявление, травление и удаление фоторезиста. Осаждение может быть реализовано любым одним или более способами, такими, как распыление, испарение и химическое осаждение пара, покрытие может быть реализовано любым одним или более способами, такими как покрытие распылением, покрытие центрифугированием и струйная печать, и травление может быть реализовано любым одним или более способами, такими как сухое травление и жидкостное травление, и это не ограничивается в настоящем раскрытии. Термин “тонкая пленка” (thin film) относится к слою тонкой пленки, создаваемому определенным материалом на базовой подложке путем использования осаждения или другого процесса. Если "тонкая пленка" не нуждается в процессе формирования рисунка во время всего технологического процесса, "тонкая пленка" может также называться "слоем" (layer). Если "тонкая пленка" нуждается в процессе формирования рисунка во время всего технологического процесса, она упоминается как "тонкая пленка" перед процессом формирования рисунка и как "слой" после процесса формирования рисунка. "Слой" после процесса формирования рисунка содержит по меньшей мере один "рисунок" (pattern).

Со ссылкой на фиг. 12-16B, технологический процесс изготовления подложки дисплея, представляемый в настоящем раскрытии, может содержать следующие операции.

На этапе 100 обеспечивают базовую подложку 10, полупроводниковая тонкая пленка осаждается на базовую подложку 10 и полупроводниковая тонкая пленка обрабатывается посредством процесса формирования рисунка, чтобы сформировать полупроводниковый слой 20, как показано на фиг. 12.

В примерном варианте осуществления полупроводниковый слой 20 каждого субпикселя может содержать первую активную область 101 в месте, в котором располагается первый транзистор T1, вторую активную область 102 в месте, в котором располагается второй транзистор T2, третью активную область 103 в месте, в котором располагается третий транзистор T3, четвертую активную область 104 в месте, в котором располагается четвертый транзистор T4, пятую активную область 105 в месте, в котором располагается пятый транзистор T5, шестую активную область 106 в месте, в котором располагается шестой транзистор T6, и седьмую активную область 107 в месте, в котором располагается седьмой транзистор T7. Первая-седьмая активные области 101-107 являются интегрированной структурой, в которой они соединяются друг с другом.

В примерном варианте осуществления первая активная область 101 и седьмая активная область 107 располагаются на стороне первой области R1 вдали от второй области R2, вторая активная область 102 и четвертая активная область 104 располагаются на стороне первой области R1 вблизи второй области R2, третья активная область 103 располагается во второй области R2 и пятая активная область 105 и шестая активная область 106 располагаются в третьей области R3.

В примерном варианте осуществления первая активная область 101 соединяется со второй активной областью 102 и седьмой активной областью 107, вторая активная область 102 соединяется с третьей активной областью 103 и шестой активной областью 106, и четвертая активная область 104 соединяется с третьей активной областью 103 и пятой активной областью 105.

В примерном варианте осуществления первая активная область 101 имеет форму “n”, седьмая активная область 107 имеет форму “L”, и седьмая активная область 107 располагается на стороне первой активной области 101 вдали от осевой линии субпикселей. Осевая линия субпикселей является прямой линией, делящей на равные части субпиксели в первом направлении и проходящей во втором направлении. Вторая активная область 102 имеет форму “7” и расположена с одной стороны от осевой линии субпикселей, и четвертая активная область 104 имеет форму “1” и расположена с другой стороны осевой линии субпикселей. Третья активная область 103 имеет форму , и форма может быть зеркально симметричной относительно осевой линии субпикселей. Пятая активная область 105 имеет форму “L”, а форма шестой активной области 106 и форма пятой активной области 15 являются зеркально симметричными относительно осевой линии субпикселей. Здесь активная область транзистора, имеющая определенную форму, относится к форме активной области вблизи затвора транзистора, включая, но не ограничиваясь только этим, зону канала, зоны истока и стока активной области транзистора и область частичного расширения активной области, используемую для соединения с зонами истока и стока других транзисторов.

В примерном варианте осуществления активная область каждого транзистора содержит первую зону, вторую зону и зону канала, расположенную между первой зоной и второй зоной. В примерном варианте осуществления первая зона первой активной области 101 также служит первой зоной седьмой активной области 107, а вторая зона первой активной области 101 также служит первой зоной второй активной области 102. Вторая зона второй активной области 102, вторая зона третьей активной области 103 и первая зона шестой активной области 106 соединяются друг с другом, и первая зона третьей активной области 103, вторая зона четвертой активной области 104 и вторая зона пятой активной области 105 соединяются друг с другом. Первая зона четвертой активной области 14 располагается с одной стороны вдали от третьей активной области 103 и первая зона пятой активной области 105 располагается с другой стороны вдали от третьей активной области 103. Вторая зона шестой активной области 106 также служит второй зоной седьмой активной области 107.

В примерном варианте осуществления, расстояние между второй активной областью 102 и первой активной областью 101 в первом направлении меньше, чем расстояние между второй активной областью 102 и седьмой активной областью 107 в первом направлении. Расстояние между второй активной областью 102 и третьей активной областью 103 в первом направлении меньше, чем расстояние между второй активной областью 102 и четвертой активной областью 104 в первом направлении. Расстояние между второй активной областью 102 и третьей активной областью 103 в первом направлении меньше, чем расстояние между второй активной областью 102 и пятой активной областью 105 в первом направлении. Расстояние между второй активной областью 102 и первой активной областью 101 в первом направлении эквивалентно расстоянию между второй активной областью 102 и третьей активной областью 103 в первом направлении.

В примерном варианте осуществления седьмая активная область 107 и первая активная область 101 располагаются последовательно в направлении от линии передачи данных к шине электропитания, на которой записывается сигнал данных.

В примерном варианте осуществления форма полупроводникового слоя 20 субпикселя в i-ой строке и j-ом столбце является такой же, как форма полупроводникового слоя 20 субпикселя в i+1-ой строке и j+1-ом столбце, и форма полупроводникового слоя 20 субпикселя в i-ой строке и j+1-ом столбце является такой же, как форма полупроводникового слоя 20 субпикселя в i+1-ой строке и j-ом столбце. В первом направлении для осевой линии, проходящей между смежными субпикселями, полупроводниковые слои 20 смежных субпикселей являются зеркально симметричными относительно осевой линии, то есть, в первом направлении полупроводниковые слои смежных субпикселей симметричны друг другу. Здесь формы полупроводниковых слоев, являющихся одинаковыми, содержат, но не ограничиваясь только этим, общие формы, причем соотношения соединения соответствующих частей и тенденции сигнального потока являются одинаковыми.

В примерном варианте осуществления технологическая схема изготовления активной области в реализации I является такой же, как технологическая схема изготовления активной области в реализации II.

Полупроводниковые слои примерных вариантов осуществления настоящего раскрытия имеют разумное расположение и простую структуру и могут гарантировать эффект отображения подложки дисплея.

На этапе 200 первая изоляционная тонкая пленка и первая металлическая тонкая пленка последовательно осаждаются на полупроводниковый слой 20 и первая металлическая тонкая пленка обрабатывается процессом формирования рисунка, чтобы сформировать первый изоляционный слой, покрывающий полупроводниковый слой 20 и первый металлический слой 30, расположенный на первом изоляционном слое, как показано на фиг. 13.

В примерном варианте осуществления первый металлический слой 30 может содержать следующее: затворная шина G, линия Reset сигнала сброса, линия EM управления светоизлучением и первый электрод C1 накопительного конденсатора.

В примерном варианте осуществления затворная шина G, линия Reset сигнала сброса и линия EM управления светоизлучением проходят в первом направлении, Затворная шина G и линия Reset сигнала сброса располагаются в первой области R1, а линия EM управления светоизлучением располагается в третьей области R3. Первый электрод C1 накопительного конденсатора может быть прямоугольным и углы прямоугольника могут быть скруглены. Первый электрод C1 располагается во второй области R2 и располагается между затворной шиной G и линией EM управления светоизлучением. Между ортогональной проекцией первого электрода C1 на базовую подложку и ортогональной проекцией третьей активной области на базовую подложку существует зона перекрытия. В примерном варианте осуществления первая выводная пластина C1 также служит в качестве электрода затвора третьего транзистора.

В примерном варианте осуществления линия Reset сигнала сброса первой области R1 может быть расположена с неравной шириной и ширина линии Reset сигнала сброса имеет размер линии Reset сигнала сброса во втором направлении. Линия Reset сигнала сброса содержит область, перекрывающуюся с полупроводниковым слоем 20 и зону, не перекрывающуюся с полупроводниковым слоем 20, и ширина линии Reset сигнала сброса в зоне, перекрывающейся с полупроводниковым слоем 20, может быть больше, чем ширина линии Reset сигнала сброса в зоне, не перекрывающейся с полупроводниковым слоем 20.

В примерном варианте осуществления затворная шина G в первой области R1 может быть расположена с неравной шириной и ширина затворной шины G имеет размер затворной шины G во втором направлении. В зоне затворной шины G, перекрывающейся с полупроводниковым слоем 20, и в зоне затворной шина G, не перекрывающейся с полупроводниковым слоем 20, ширина затворной шины G в зоне, перекрывающейся с полупроводниковым слоем 20, может быть больше, чем ширина затворной шины G в зоне, не перекрывающейся с полупроводниковым слоем 20.

В примерном варианте осуществления линия EM управления светоизлучением в третьей области R3 может иметь неравную ширину и ширина линии EM управления светоизлучением равна ширине линии EM управления светоизлучением во втором направлении. Линия EM управления светоизлучением содержит зону, перекрывающуюся с полупроводниковым слоем 20, и зону, не перекрывающуюся с полупроводниковым слоем 20, и ширина линии EM управления светоизлучением в зоне, перекрывающейся с полупроводниковым слоем 20, может быть больше, чем ширина линии EM управления светоизлучением в зоне, не перекрывающейся с полупроводниковым слоем 20.

В примерном варианте осуществления затворная шина G в i-ой строке может содержать первый сегмент затворной шины, проходящий от j-ого столбца субпикселей к j+1-ому столбцу субпикселей в первом направлении. Первый конец первого сегмента затворной шины соединяется с затворной шиной G через соединительную полоску в субпикселе в i-ой строке и j-ом столбце, а второй конец первого сегмента затворной шины соединяется с затворной шиной G через соединительную полоску в субпикселе в i-ой строке и j+1-ом столбце, чтобы сформировать структуру двойного затвора одновременно в субпикселе в i-ой строке и j-ом столбце и в субпикселе в i-ой строке и j+1-ом столбце. Затворная шина G в i+1-ой строке может содержать второй сегмент затворной шины, проходящий от j+1-ого столбца субпикселей к j+2-ому столбцу субпикселей в первом направлении. Первый конец второго сегмента затворной шины соединяется с затворной шиной G через соединительную полоску в субпикселе в i+1-ой строка и j+1-ом столбце, а второй конец второго сегмента затворной шины соединяется с затворной шиной G через соединительную полоску в субпикселе в i+1-ой строке и j+2-ом столбце, чтобы сформировать структуру двойного затвора одновременно в субпикселе в i+1-ой строке и j+1-ом столбце и в субпикселе в i+1-ой строке и j+2-ом столбце. Таким образом, вторые транзисторы T2 структуры с двойным затвором формируются одновременно в j-ом столбце субпикселей и j+1-ом столбце субпикселей и вторые транзисторы T2 j-ого столбца субпикселей и вторые транзисторы T2 j+1-ого столбца субпикселей формируют область 110 двойного затвора.

В примерном варианте осуществления зона первого электрода C1, перекрывающаяся с третьей активной областью, служит третьим электродом затвора (структура двойного затвора), зона затворной шина G, перекрывающаяся со второй активной областью, служит вторым электродом затвора (структура двойного затвора), зона линии Reset сигнала сброса, перекрывающаяся с первой активной областью, служит в качестве первого электрода затвора (структура двойного затвора), зона затворной шины G, перекрывающаяся с четвертой активной областью, служит в качестве четвертого электрода затвора, зона линии Reset сигнала сброса, перекрывающаяся с седьмой активной областью, служит в качестве седьмого электрода затвора, зона линии EM управления светоизлучением, перекрывающаяся с пятой активной областью, служит в качестве пятого электрода затвора, и зона линии EM управления светоизлучением, перекрывающаяся с шестой активной областью, служит в качестве шестого электрода затвора.

В примерном варианте осуществления, поскольку первый транзистор T1, второй транзистор T2 и третий транзистор T3 все являются транзисторами с двойным затвором, расстояние между двойным вторым транзистором T2 с двойным затвором и другими транзисторами с двойным затвором (первый транзистор T1 и третий транзистор T3) в первом направлении меньше, чем расстояние между вторым транзистором T2 и четвертым транзистором T4, пятым транзистором Т5 и седьмым транзистором Т7 с одиночным затвором в первом направлении.

В примерном варианте осуществления, после того, как рисунок первого металлического слоя 30 сформирован, полупроводниковый слой может быть подвергнут кондуктивной обработке при использовании первого металлического слоя 30 в качестве экрана. Полупроводниковый слой в зоне, экранированной первым металлическим слоем 30, формирует зоны каналов первого-седьмого транзисторов T1-T7 и полупроводниковый слой в зоне, не экранированной первым металлическим слоем 30, делается проводящим, то есть, первые зоны и вторые зоны первого-седьмого транзисторов T1-T7 делаются проводящими.

В примерном варианте осуществления технологическая схема изготовления первого металлического слоя в реализации I является такой же, как технологическая схема изготовления первого металлического слоя в реализации II.

Первые металлические слои в примерных вариантах осуществления настоящего раскрытия имеют разумное расположение и простую структуру и могут гарантировать эффект отображения подложки дисплея.

На этапе 300 на первый металлический слой 30 последовательно осаждаются вторая изоляционная тонкая пленка и вторая металлическая тонкая пленка и вторая металлическая тонкая пленка обрабатывается процессом формирования рисунка, чтобы сформировать второй изоляционный слой, покрывающий первый металлический слой 30, и второй металлический слой 40, расположенный на втором изоляционном слое. Второй металлический слой 40 содержит, по меньшей мере, линию Vinit сигнала инициирования и второй электрод C2 накопительного конденсатора. Далее, третья изоляционная тонкая пленка осаждается на втором металлическом слое 40 и третья изоляционная тонкая пленка обрабатывается процессом формирования рисунка, чтобы сформировать третий изоляционный слой, покрывающий второй металлический слой 40. В третьем изоляционном слое обеспечивается множество сквозных отверстий, как показано на фиг. 14A и 14B.

В примерном варианте осуществления множество сквозных отверстий в третьем изоляционном слое содержат, по меньшей мере: второе сквозное отверстие V2, обеспечивающее доступ ко второму электроду C2, шестое сквозное отверстие V6, обеспечивающее доступ к линии Vinit сигнала инициирования, седьмое сквозное отверстие V7, обеспечивающее доступ к первому электроду C1, восьмое сквозное отверстие V8, обеспечивающее доступ к четвертой активной области, девятое сквозное отверстие V9, обеспечивающее доступ ко второй активной области, десятое сквозное отверстие V10, обеспечивающее доступ к первой активной области, и множество сквозных отверстий, обеспечивающих доступ к другим активным областям в полупроводниковом слое. Третий изоляционный слой во втором сквозном отверстии V2, обеспечивающем доступ ко второму электроду C2, и в шестом сквозном отверстии V6, обеспечивающем доступ к линии Vinit сигнала инициирования, вытравливается, второй изоляционный слой и третий изоляционный слой в седьмом сквозном отверстии V7, обеспечивающем доступк к первому электроду C1, вытравливается, и первый изоляционный слой, второй изоляционный слой и третий изоляционный слой в восьмом сквозном отверстии V8, обеспечивающем доступ к четвертой активной области, в девятом сквозном отверстии V9, обеспечивающем доступ ко второй активной области, в десятом сквозном отверстии V10, обеспечивающем доступ к первой активной области, и в сквозных отверстиях, обеспечивающих доступ к другим активным областям в полупроводниковом слое, вытравливаются.

В примерном варианте осуществления второе сквозное отверстие V2 выполнено с возможностью соединения второго электрода C2 с первым выводом пятого транзистора T5, который формируется впоследствии, шестое сквозное отверстие V6 выполнено с возможностью соединения линии Vinit сигнала инициирования с первым выводом первого транзистора T1, который формируется впоследствии, седьмое сквозное отверстие V7 выполнено с возможностью соединения первого электрода C1 с первым выводом второго транзистора T2, который формируется впоследствии, восьмое сквозное отверстие V8 выполнено с возможностью соединения активного слоя четвертого транзистора T4 с первым выводом четвертого транзистора T4, который формируется впоследствии, девятое сквозное отверстие V9 выполнено с возможностью соединения активного слоя второго транзистора T2 с первым выводом второго транзистора T2, который формируется впоследствии, и десятое сквозное отверстие V10 выполнено с возможностью соединения активного слоя первого транзистора T1 с первым выводом первого транзистора T1, который формируется впоследствии. Поскольку первый вывод четвертого транзистора T4, который формируется впоследствии, соединяется с линией D передачи данных, которая формируется впоследствии, восьмое сквозное отверстие V8 является отверстием записи данных.

В примерном варианте осуществления расстояние между отверстием записи данных и вторым транзистором T2 в первом направлении больше, чем расстояние между отверстием записи данных и первым транзистором T1 в первом направлении, и больше, чем расстояние между отверстием записи данных и седьмым транзистором T7 в первом направлении. Расстояние между отверстием записи данных и третьим транзистором T3 во втором направлении меньше, чем расстояние между отверстием записи данных и пятым транзистором T5 во втором направлении, и меньше, чем расстояние между отверстием записи данных и шестым транзистором T6 во втором направлении.

В примерном варианте осуществления количество вторых сквозных отверстий V2 может равняться двум, и два вторых сквозных отверстия располагаются последовательно во втором направлении. Поскольку ширина пятого первого вывода является относительно малой величиной, расположение двух вторых сквозных отверстий V2 может повысить надежность соединения между вторым электродом и пятым первым выводом.

В примерном варианте осуществления линия Vinit сигнала инициирования проходит в первом направлении, располагается в первой области R1 и находится на стороне линии Reset сигнала сброса вдали от второй области R2. Второй электрод C2 накопительного конденсатора в каждом субпикселе может иметь прямоугольный профиль и располагается во второй области R2 и находится между затворной шиной G и линией EM управления светоизлучением.

В примерном варианте осуществления профиль второго электрода C2 может быть прямоугольным и углы прямоугольника могут быть скруглены. Между ортогональной проекцией второго электрода C2 на базовую подложку и ортогональной проекцией первого электрода C1 на базовую подложку существует зона перекрытия. В середине второго электрода C2 обеспечивается отверстие 111, которое может быть прямоугольным, так что второй электрод C2 формирует кольцевую структуру. Отверстие 111 обеспечивает доступ ко второму изоляционному слою, покрывающему первый электрод C1, и ортогональная проекция первого электрода C1 на базовую подложку содержит ортогональную проекцию отверстия 111 на базовую подложку. В примерном варианте осуществления ортогональная проекция отверстия 111 на базовую подложку содержит ортогональную проекцию седьмого сквозного отверстия V7, обеспечивающего доступ к первому электроду C1, на базовую подложку.

Ортогональная проекция края второго электрода C2 вблизи первой области R1 на базовой подложке перекрывается с ортогональной проекцией линии границы между первой областью R1 и второй областью R2 на базовую подложку, и ортогональная проекция края второго электрода C2 вблизи третьей области R3 на базовой подложке перекрывается с ортогональной проекцией линии границы между второй областью R2 и третьей областью R3 на базовую подложку, то есть, вторая длина второго электрода C2 равна второй длине второй области R2, где вторая длина относится к размеру во втором направлении.

В реализации I вторые электроды C2 смежных субпикселей в одной строке являются интегрированной структурой, в которой они соединяются друг с другом. При такой структуре вторые электроды C2 смежных субпикселей могут использоваться повторно в качестве линий сигналов электропитания, что может гарантировать, что сигналы электропитания, обеспечиваемые шинами электропитания смежных субпикселей, являются одинаковыми, таким образом избегая плохого отображения подложки дисплея и гарантируя эффект отображения подложки дисплея.

В реализации II второй электрод C2 субпикселя в i-ой строке и j+1-ом столбце и второй электрод C2 субпикселя в i-ой строке и j+1-ом столбце являются интегрированной структурой, в которой они соединяются друг с другом первой соединительной частью. Второй электрод C2 субпикселя в i-ой строке и j+1-ом столбце отсоединяются от второго электрода C2 субпикселя в i-ой строке и j+2-ом столбце. Второй электрод C2 субпикселя в i-ой строке и j+2-ом столбце и второй электрод C2 субпикселя в i-ой строке и j+3-ом столбце являются интегрированной структурой, в которой они соединяются друг с другом первой соединительной частью. Второй электрод C2 субпикселя в i+1-ой строке и j-ом столбце отсоединен от второго электрода C2 субпикселя в i+1-ой строке и j+1-ом столбце. Второй электрод C2 субпикселя в i+1-ой строке и j+1-ом столбце и второй электрод C2 субпикселя в i+1-ой строке и j+2-ом столбце являются интегрированной структурой, в котором они соединяются друг с другом первой соединительной частью. Второй электрод C2 субпикселя в i+1-ой строке и j+2-ом столбце отсоединен от второго электрода C2 субпикселя в i+1-ой строке и j+3-ом столбце. При такой структуре второй электрод C2 смежных субпикселей может быть повторно использован в качестве линий сигналов электропитания, что может гарантировать, что сигналы электропитания, обеспечиваемые шинами электропитания смежных субпикселей, являются одинаковыми, таким образом избегая плохого отображения подложки дисплея и гарантируя эффект отображения подложки дисплея.

На фиг. 14A показана технологическая схема изготовления реализации I и на фиг. 14B показана технологическая схема изготовления реализации II.

Вторые металлические слои и сквозные отверстия примерных вариантов осуществления настоящего раскрытия имеют разумное расположение и простую структуру и могут гарантировать эффект отображения подложки дисплея.

На этапе 400 третья металлическая тонкая пленка осаждается на третьем изоляционном слое и третья тонкая металлическая пленка обрабатывается процессом формирования рисунка, чтобы сформировать третий металлический слой 50. Третий металлический слой 50 содержит по меньшей мере первый вывод 51 пятого транзистора T5, второй вывод 52 шестого транзистора T6, первый вывод 53 четвертого транзистора T4, первый вывод 54 первого транзистора T1 и первый вывод 55 второго транзистора T2. Первый вывод 51 пятого транзистора T5 соединяется со вторым электродом C2 через второе сквозное отверстие V2. Второй вывод 52 шестого транзистора T6 соединяется с активным слоем шестого транзистора через сквозное отверстие. Первый вывод 53 четвертого транзистора T4 соединяется с активным слоем четвертого транзистора T4 через восьмое сквозное отверстие V8. Один конец первого вывода 54 первого транзистора T1 соединяется с линией Vinit сигнала инициирования через шестое сквозное отверстие V6 и другой конец соединяется с активным слоем первого транзистора T1 через десятое сквозное отверстие V10. Один конец первого вывода 55 второго транзистора T2 соединяется с первым электродом C1 через седьмое сквозное отверстие V7, а другой конец соединяется с активным слоем второго транзистора T2 через девятое сквозное отверстие V9. Четвертая изоляционная тонкая пленка затем осаждается на третьем металлическом слое 50, четвертая изоляционная тонкая пленка обрабатывается процессом формирования рисунка, чтобы сформировать четвертый изоляционный слой, покрывающий третий металлический слой 50, и в четвертом изоляционном слое обеспечивается множество сквозных отверстий, как показано на фиг. 15A и 15B.

В примерном варианте осуществления множество сквозных отверстий на четвертом изоляционном слое содержат по меньшей мере: первое сквозное отверстие V1, обеспечивающее доступ к первому выводу 51 пятого транзистора T5, четвертое сквозное отверстие V4, обеспечивающее доступ ко второму выводу 52 шестого транзистора T6, и третье сквозное отверстие V3, обеспечивающее доступ к первому выводу 53 четвертого транзистора T4. Первым сквозное отверстие V1, обеспечивающее доступ к первому выводу 51 пятого транзистора T5, выполнено с возможностью соединения первого вывода 51 пятого транзистора T5 с шиной VDD электропитания, который формируется впоследствии, четвертое сквозное отверстие V4, обеспечивающее доступ ко второму выводу 52 шестого транзистора T6, выполнено с возможностью соединения второго вывода 52 шестого транзистора T6 с соединительным электродом, который формируется впоследствии, и третье сквозное отверстие V3, обеспечивающее доступ к первому выводу 53 четвертого транзистора T4, выполнено с возможностью соединения первого вывода 53 четвертого транзистора T4 с линией D передачи данных, которая формируется впоследствии.

В примерном варианте осуществления между ортогональной проекцией первого сквозного отверстия V1 на базовую подложку и ортогональной проекцией затворной шины G на базовую подложку существует зона перекрытия.

В примерном варианте осуществления между ортогональной проекцией первого сквозного отверстия V1 на базовую подложку и ортогональной проекцией второго электрода C2 на базовую подложку существует зона перекрытия.

В примерном варианте осуществления между ортогональной проекцией третьего сквозного отверстия V3 на базовую подложку и ортогональной проекцией затворной шины G на базовую подложку существует зона перекрытия.

В примерном варианте осуществления между ортогональной проекцией четвертого сквозного отверстия V4 на базовую подложку и ортогональной проекцией линии EM управления светоизлучением на базовую подложку существует зона перекрытия.

В реализации I первые выводы 51 пятых транзисторов T5 смежных субпикселей в одной и той же строке располагаются с промежутками.

В реализации II первый вывод 51 пятого транзистора T5 в субпикселе в i-ой строке и j+1-ом столбце соединяется с первым выводом 51 пятого транзистора T5 в субпикселе в i-ой строке и j+2-ом столбце с помощью второй соединительной части, первый вывод 51 пятого транзистора T5 в субпикселе в i+1-ой строке и j-ом столбце соединяется с первым выводом 51 пятого транзистора T5 в субпикселе в i-ой строке и j+1-ом столбце с помощью второй соединительной части и первый вывод 51 пятого транзистора T5 в субпикселе в i+1-ой строке и j+2-ом столбце соединяется с первым выводом 51 пятого транзистора T5 в субпикселе в i-ой строке и j+3-ом столбце с помощью второй соединительной части.

На фиг. 15A показана технологическая схема изготовления реализации I и на фиг. 15B показана технологическая схема изготовления реализации II.

Третьи металлические слои и сквозные отверстия в примерных вариантах осуществления настоящего раскрытия имеют разумное расположение и простую структуру и могут гарантировать эффект отображения подложки дисплея.

На этапе 500 четвертая металлическая тонкая пленка осаждается на четвертом изоляционном слое и четвертая металлическая тонкая пленка обрабатывается процессом формирования рисунка, чтобы сформировать четвертый металлический слой 60, содержащий первую сублинию DO передачи данных, вторую сублинию DE передачи данных, шину VDD электропитания и соединительный электрод 61. Первая сублиния DO передачи данных и вторая сублиния DE передачи данных соответственно соединяются с первым выводом 53 четвертого транзистора T4 через третьи сквозные отверстия V3 в субпикселях, в которых располагаются первая сублиния DO передачи данных и вторая сублиния DE передачи данных, обеспечивая доступ к первому выводу 53 четвертого транзистора T4. Шина VDD электропитания соединяется с первым выводом 51 пятого транзистора T5 через первое сквозное отверстие V1, обеспечивающее доступ к первому выводу 51 пятого транзистора T5. Соединительный электрод 61 соединяется со вторым выводом 52 шестого транзистора T6 через четвертое сквозное отверстие V4, обеспечивающее доступ ко второму выводу 52 шестого транзистора T6. Затем на четвертом металлическом слое 60 осаждается пятая изолирующая тонкая пленка, плоская тонкая пленка покрывает пятую изолирующую тонкую пленку и плоская тонкая пленка и пятая изолирующая тонкая пленка обрабатываются процессом формирования рисунка, чтобы сформировать пятый изоляционный слой, покрывающий четвертый металлический слой 60 и плоский слой, расположенный на пятом изоляционном слое, причем в плоском слое обеспечивается множество сквозных отверстий, как показано на фиг. 16A и 16B.

В примерном варианте осуществления первая сублиния DO передачи данных, вторая сублиния DE передачи данных и шина VDD электропитания проходят во втором направлении. Первая сублиния DO передачи данных располагается на одной стороне субпикселя и вторая сублиния DE передачи данных располагается с другой стороны субпикселя. Шина VDD электропитания располагается между первой сублинией DO передачи данных и второй сублинией DE передачи данных.

В примерном варианте осуществления первая сублиния DO передачи данных и вторая сублиния DE передачи данных могут быть прямыми линиями равной ширины и ширина первой сублинии DO передачи данных и второй сублинии DE передачи данных являются размерами первой сублинии DO передачи данных и второй сублинии DE передачи данных в первом направлении.

В примерном варианте осуществления первые выводы четвертых транзисторов смежных субпикселей, расположенных в одном и том же столбце, соединяются с различными сублиниями передачи данных. Например, субпиксель в i-ой строке и j-ом столбце соединяется с первой сублинией передачи данных в j-ом столбце линии передачи данных, а субпиксель в i+1-ой строке и j-ом столбце соединяется со второй сублинией передачи данных в j-ом столбце линии передачи данных. Альтернативно, субпиксель в i-ой строке и j-ом столбце соединяется со второй сублинией передачи данных в j-ом столбце линии передачи данных, а субпиксель в i+1-ом строке и j-ом столбце соединяется с первой сублинией передачи данных в j-ом столбце линии передачи данных.

В примерном варианте осуществления, по меньшей мере в одном субпикселе первая сублиния D0 передачи данных соединяется с первым выводом 53 четвертого транзистора T4 через третье сквозное отверстие V3 в субпикселе, в котором располагается первая сублиния D0 передачи данных, и первый вывод 53 четвертого транзистора T4 соединяется с четвертой активной областью через восьмое сквозное отверстие V8. Восьмое сквозное отверстие V8 является отверстием записи данных и первая сублиния DO передачи данных является линией передачи данных субпикселя для записи сигналов данных. По меньшей мере в одном субпикселе вторая сублиния DE передачи данных соединяется с первым выводом 53 четвертого транзистора T4 через третье сквозное отверстие V3 в субпикселе, в котором располагается вторая сублиния DE передачи данных, и первый вывод 53 четвертого транзистора T4 соединяется с четвертой активной областью через восьмое сквозное отверстие V8. Восьмое сквозное отверстие V8 является отверстием записи данных и вторая сублиния DE передачи данных является линией передачи данных субпикселя для записи сигналов данных.

В примерном варианте осуществления шина VDD электропитания каждого субпикселя соединяется с первым выводом 51 пятого транзистора T5 через первое сквозное отверстие V1. Поскольку первый вывод 51 пятого транзистора T5 соединяется с вторым электродом C2 накопительного конденсатора и вторые электроды C2 накопительных конденсаторов смежных субпикселей соединяются друг с другом, осуществляется соединение между шиной VDD электропитания и вторым электродом C2, и также реализуется функция соединительной шины источника электропитания второго электрода C2, так чтобы сигналы электропитания, обеспечиваемые для каждого субпикселя, были одинаковыми, тем самым гарантируя эффект отображения подложки дисплея.

В примерном варианте осуществления шина VDD электропитания каждого субпикселя может быть зигзагообразной линией. Во втором направлении шина VDD электропитания каждого субпикселя может содержать первую часть источника электропитания, вторую часть источника электропитания и третью часть источника электропитания, соединенные последовательно. В шине электропитания, соответствующей субпикселю в i-ой строке и j-ом столбце, первый конец первой части источника электропитания соединяется со вторым концом третьей части источника электропитания в субпикселе, расположенном в i-1-ой строке и j-ом столбце, и второй конец первой части источника электропитания проходит во втором направлении и соединяется с первым концом второй части источника электропитания. Второй конец второй части источника электропитания проходит в косом направлении и соединяется с первым концом третьей части источника электропитания. Между косым направлением и вторым направлением существует прилежащий угол и прилежащий угол может быть больше 0 градусов и меньше 90 градусов. Второй конец третьей части источника электропитания проходит во втором направлении и соединяется с первым концом первой части источника электропитания в субпикселе, расположенном в i+1-ой строке и j-ом столбце.

В примерном варианте осуществления первая часть источника электропитания может быть прямой линией с одинаковой шириной, вторая часть источника электропитания может быть косой линией с одинаковой шириной и третья часть источника электропитания может быть прямой линией с одинаковой шириной. Первая часть источника электропитания и вторая часть источника электропитания параллельны первой сублинии передачи данных (или второй сублинии передачи данных), прилежащий угол между второй частью источника электропитания и первой частью источника электропитания может быть больше 90 градусов и меньше 180 градусов и прилежащий угол между второй частью источника электропитания и третьей частью источника электропитания может быть больше 90 градусов и меньше 180 градусов.

В примерном варианте осуществления длина прохождения первой части источника электропитания в первом направлении больше, чем средняя ширина первой части источника электропитания, длина прохождения второй части источника электропитания в косом направлении больше, чем средняя ширина второй части источника электропитания, и длина прохождения третьей части источника электропитания в первом направлении больше, чем средняя ширина третьей части источника электропитания. Косое направление является направлением, в котором вторая часть источника электропитания и первая часть источника электропитания имеют между собой прилежащий угол.

В примерном варианте осуществления средняя ширина третьей части источника электропитания может быть меньше, чем у первой части источника электропитания, и средняя ширина третьей части источника электропитания может быть меньше, чем у второй части источника электропитания. Шина VDD электропитания обеспечивается в виде зигзагообразной линии с переменной шириной, что может не только облегчить расположение пиксельных структур, но также может уменьшить паразитную емкость шины VDD электропитания и линии передачи данных. Поскольку расстояние между третьей частью источника электропитания и линией передачи данных относительно мало, уменьшая среднюю ширину третьей части источника электропитания, можно уменьшить паразитную емкость третьей части источника электропитания и линии передачи данных.

В примерном варианте осуществления средняя ширина первой части источника электропитания может быть больше или равна ширине второй части источника электропитания или средняя ширина первой части источника электропитания может быть меньше ширины второй части источника электропитания.

В примерном варианте осуществления длина второй части источника электропитания в направлении прохождения эквивалентна второй длине первого электрода C1. Вторая длина первого электрода C1 является размером первого электрода C1 во втором направлении. Длина первой части источника электропитания в направлении прохождения эквивалентна второй длине второго электрода C2 и длина третьей части источника электропитания в направлении прохождения эквивалентна второй длине второго электрода C2. Вторая длина второго электрода C2 является размером второго электрода C2 во втором направлении.

Как показано на фиг. 3, 16A и 16B, в примерном варианте осуществления между ортогональной проекцией первой части источника электропитания на базовую подложку и ортогональными проекциями первого вывода 55 второго транзистора T2 и девятого сквозного отверстия V9 на базовую подложку существует зона перекрытия, поэтому зона перекрытия существует между ортогональной проекцией первой части источника электропитания на базовую подложку и ортогональной проекцией второго транзистора T2 на базовую подложку. Зона перекрытия существует между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией первого сквозного отверстия V1 на базовую подложку и зона перекрытия существует между ортогональной проекцией третьей части источника электропитания на базовую подложку и ортогональной проекцией первого вывода 51 пятого транзистора T5 на базовую подложку, поэтому ортогональные проекции второй части источника электропитания и третьей части источника электропитания на базовую подложку обе имеют зону перекрытия с первым выводом 51 пятого транзистора T5.

В примерном варианте осуществления зона перекрытия существует между ортогональной проекцией первого сквозного отверстия V1 на базовую подложку и ортогональной проекцией проходящей линии первой части источника электропитания во втором направлении на базовую подложку, и существует зона перекрытия между ортогональной проекцией первого сквозного отверстия V1 на базовую подложку и ортогональной проекцией проходящей линии третьей части источника электропитания во втором направлении на базовую подложку существует зона перекрытия, так что в первом направлении расстояние между первой частью источника электропитания и третьей частью источника электропитания в первом направлении меньше, чем первая длина первого сквозного отверстия V1 или средняя ширина третьей части источника электропитания. Таким образом, расстояние между краем стороны первой части источника электропитания вблизи к третьей части источника электропитания и краем стороны третьей части источника электропитания вблизи первой части источника электропитания меньше, чем первая длина первого сквозного отверстия V1 или ширина третьей части источника электропитания. Первая длина первого сквозного отверстия V1 относится к размеру первого сквозного отверстия V1 в первом направлении. Поэтому для второй части источника электропитания, проходящей в косом направлении, следует понимать, что вторая часть источника электропитания является изгибом шины VDD электропитания. В первом направлении степень изгиба эквивалентна первой длине первого сквозного отверстия V1 или ширине третьей части источника электропитания; и во втором направлении степень изгиба эквивалентна второй длине первого электрода C1. Здесь, края двух частей источника электропитания относятся к краям полных профилей двух частей источника электропитания.

В примерном варианте осуществления между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией второго электрода на базовую подложку существует зона перекрытия.

В примерном варианте осуществления между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией первой соединительной части на базовую подложку существует зона перекрытия.

В примерном варианте осуществления между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией первого электрода C1 на базовую подложку существует зона перекрытия.

В примерном варианте осуществления между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией затворной шины G на базовую подложку существует зона перекрытия. То есть, зона перекрытия существует между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональными проекциями электрода затвора второго транзистора T2 и электрода затвора четвертого транзистора T4 на базовую подложку.

В примерном варианте осуществления соединительный электрод 61 имеет форму полосы, проходящей во втором направлении, и направление, в котором проходит соединительный электрод 61, параллельно направлению прохождения третьей части источника электропитания, и длина соединительного электрода 61 во втором направлении эквивалентна длине третьей части источника электропитания во втором направлении.

В примерном варианте осуществления между ортогональной проекцией соединительного электрода 61 на базовую подложку и ортогональной проекцией второго электрода C2 на базовую подложку существует зона перекрытия.

В примерном варианте осуществления между ортогональной проекцией соединительного электрода 61 на базовую подложку и ортогональной проекцией отверстия 111 в середине второго электрода C2 на базовую подложку существует зона перекрытия.

В примерном варианте осуществления между ортогональной проекцией соединительного электрода 61 на базовую подложку и ортогональной проекцией второго первого вывода 55 на базовую подложку существует зона перекрытия.

В примерном варианте осуществления, направлении прохождения соединительного электрода 61 перекрывается с направлением первой части источника электропитания. Таким образом, существует зона перекрытия между ортогональной проекцией соединительного электрода 61 на базовую подложку и ортогональной проекцией виртуальной линии прохождения первой части источника электропитания во втором направлении на базовую подложку.

В примерном варианте осуществления восьмое сквозное отверстие V8 (то есть, отверстие записи данных) располагается на виртуальной линии прохождения третьей части источника электропитания во втором направлении. Таким образом, между ортогональной проекцией восьмого сквозного отверстия V8 на базовую подложку и ортогональной проекцией виртуальной линии прохождения третьей части источника электропитания во втором направлении на базовую подложку существует зона перекрытия.

В примерном варианте осуществления шина VDD электропитания каждого субпикселя соединяется с первым выводом 51 пятого транзистора T5 через первое сквозное отверстие V1, и первый вывод 51 пятого транзистора T5 соединяется со вторым электродом C2 накопительного конденсатора через второе сквозное отверстие V2, так что шина VDD электропитания соединяется со вторым электродом C2 накопительного конденсатора. Таким образом, первое сквозное отверстие V1 называется отверстием записи источника электропитания.

В примерном варианте осуществления ортогональная проекция отверстия записи источника электропитания на базовую подложку располагается в пределах диапазона ортогональной проекции второй части источника электропитания на базовую подложку. Расстояние между отверстием записи источника электропитания и четвертым транзистором T4 в первом направлении эквивалентно расстоянию между отверстием записи источника электропитания и вторым транзистором T2 в первом направлении. Расстояние между отверстием записи источника электропитания и вторым транзистором T2 во втором направлении меньше, чем расстояние между отверстием записи источника электропитания и первым транзистором T1 во втором направлении, и меньше, чем расстояние между отверстием записи источника электропитания и седьмым транзистором T7 во втором направлении. Расстояние между отверстием записи источника электропитания и третьим транзистором T3 во втором направлении меньше, чем расстояние между отверстием записи источника электропитания и пятым транзистором T5 во втором направлении и меньше, чем расстояние между отверстием записи источника электропитания и шестым транзистором T6 во втором направлении.

В примерном варианте осуществления множество сквозных отверстий на пятом изоляционном слое и плоском слое содержат по меньшей мере пятое сквозное отверстие V5, обеспечивающее доступ к соединительному электроду 61. Пятое сквозное отверстие V5, обеспечивающее доступ к соединительному электроду 61, выполнено с возможностью соединения соединительного электрода 61 с пятым металлическим слоем (анодом), сформированный в дальнейшем. Благодаря соединению между соединительным электродом 61 и шестым вторым выводом 52, реализуется соединение между шестым вторым выводом 52 и пятым металлическим слоем и схема управления может управлять светоизлучающим устройством для излучения света.

В примерном варианте осуществления соединительный электрод 61 соединяется со вторым выводом 52 шестого транзистора T6 через четвертое сквозное отверстие V4, расположенное на конце соединительного электрода 61 вдали от второй части источника электропитания. Соединительный электрод 61 соединяется со сформированным в дальнейшем анодом через пятое сквозное отверстие V5. Пятое сквозное отверстие V5 располагается на конце соединительного электрода 61 вблизи второй части источника электропитания и между ортогональной проекцией пятого сквозного отверстия V5 на базовую подложку и ортогональной проекцией второго электрода C2 накопительного конденсатора на базовую подложку существует зона перекрытия.

В примерном варианте осуществления пятое сквозное отверстие V5 располагается на виртуальной проходящей линии первой части источника электропитания во втором направлении. То есть, между ортогональной проекцией пятого сквозного отверстия V5 на базовую подложку и ортогональной проекцией виртуальной проходящей линии первой части источника электропитания во втором направлении на базовую подложку существует зона перекрытия.

На фиг. 16A показана технологическая схема изготовления реализации I и на фиг. 16B показана технологическая схема изготовления реализации II.

Четвертые металлические слои и сквозные отверстия примерных вариантов осуществления настоящего раскрытия имеют разумное расположение и простую структуру и могут гарантировать эффект отображения подложки дисплея.

На этапе 600 на плоском слое осаждается пятая металлическая тонкая пленка и пятая металлическая тонкая пленка обрабатывается процессом формирования рисунка, чтобы сформировать пятый металлический слой 70. Пятый металлический слой 70 содержит, по меньшей мере, анод, соединенный с соединительным электродом 61 через пятое сквозное отверстие, делающее доступным соединительный электрод 61. Поскольку анод соединяется с соединительным электродом 61 и соединительный электрод 61 соединяется со вторым выводом 52 шестого транзистора T6, реализуется соединение между вторым выводом 52 шестого транзистора T6 и анодом и шестой транзистор может управлять светоизлучающим устройством для излучения света. Затем определяющая пиксели тонкая пленка покрывает пятый металлический слой и определяющая пиксели тонкая пленка обрабатывается процессом формирования рисунка, чтобы сформировать слой, определяющий пиксели. Слой, определяющий пиксели, для каждого субпикселя обеспечивается пиксельным отверстием, обеспечивающему доступ к аноду. В дальнейшем, органический светоизлучающий слой формируется процессом выпаривания и катод формируется на органическом светоизлучающем слое.

Структура, показанная в настоящем раскрытии, и процесс ее подготовки являются просто примерным описанием. В примерной реализации соответствующие структуры могут изменяться и процессы формирования рисунка могут добавляться или исключаться в соответствии с реальными потребностями. Например, шины VDD электропитания и первые выводы или вторые выводы некоторых транзисторов могут располагаться на третьем металлическом слое 50, а линии D передачи данных и первые выводы или вторые выводы некоторых транзисторов могут располагаться на четвертом металлическом слое 60. В другом примере линии D передачи данных и первые выводы или вторые выводы некоторых транзисторов могут располагаться на третьем металлическом слое 50, а шины VDD электропитания и первые выводы или вторые выводы некоторых транзисторов могут быть расположены на четвертом металлическом слое 60. В дополнительном примере шины VDD электропитания и линии D передачи данных могут располагаться на третьем металлическом слое 50, а первые выводы и вторые выводы первого-седьмого транзисторов могут быть расположены на четвертом металлическом слое 60, что не ограничивается в настоящем раскрытии.

На фиг. 17 показан вид сверху множества субпикселей на другой подложке дисплея, соответствующей настоящему раскрытию, а на фиг. 18 показан вид в разрезе множества субпикселей в другой подложке дисплея, соответствующей настоящему раскрытию. Фиг. 17 схематично показывает пример, в котором имеется 8 субпикселей (субпиксели в первых четырех столбцах и первых двух строках). Как показано на фиг. 1, фиг. 17 и фиг. 18, подложка дисплея, соответствующая настоящему раскрытию, содержит следующее: базовая подложка 10 и множество субпикселей P, множество столбцов шин VDD электропитания, и линии D передачи данных, расположенный на том же слое, что и шины VDD электропитания, которые располагаются на базовой подложке 10. Каждый субпиксель P содержит схему управления. Схема управления может содержать множество транзисторов и накопительный конденсатор. Накопительный конденсатор содержит первый электрод C1 и второй электрод C2, расположенные на противоположных сторонах. Активная область 21 транзистора располагается на стороне второго электрода C2 накопительного конденсатора вблизи базовой подложки 10. Шины VDD электропитания располагаются на стороне второго электрода C2 накопительного конденсатора вдали от базовой подложки 10.

В примерном варианте осуществления по меньшей мере один субпиксель и шины VDD электропитания соответственно соединяются со вторым электродным C2 накопительного конденсатора и третьей соединительной частью полупроводникового слоя. Второй электрод C2 накопительного конденсатора каждого субпикселя соединяется со вторым электродом C2 накопительного конденсатора смежного субпикселя в той же самой строке и полупроводниковый слой каждого субпикселя соединяется с полупроводниковым слоем другого смежного субпикселя в той же самой строке через третью соединительную часть.

В некоторых возможных реализациях, как показано на фиг. 17, схемы управления i-ого столбца субпикселей соединяются с i-ым столбцом линии передачи данных и i-ым столбцом шины электропитания, 1 ≤ i ≤ N. Каждый столбец линии передачи данных содержит первую сублинию передачи данных и вторую сублинию передачи данных. Первая сублиния DOi передачи данных и вторая сублиния DEi передачи данных в i-ом столбце линии Di передачи данных располагаются с двух сторон i-ого столбца субпикселей, соответственно. i-ый столбец шины VDDi электропитания располагается между первой сублинией DOi передачи данных и второй сублинией DEi передачи данных в i-ом столбце линии Di передачи данных.

В некоторых возможных реализациях смежные субпиксели в одном и том же столбце соединяются с другими сублиниями передачи данных. То есть, если субпиксель в i-ой строке и j-ом столбце соединяется с первой сублинией DOj передачи данных в j-ом столбце линии передачи данных, субпиксель в i+1-ой строке и j-ом столбце соединяется со второй сублинией DEj передачи данных в j-ом столбце линии передачи данных; и если субпиксель в i-ой строке и j-ом столбце соединяется со второй сублинией DEj передачи данных в j-ом столбце линии передачи данных, субпиксель в i+1-ой строке и j-ом столбце соединяется с первой сублинией DOj передачи данных в j-ом столбце линии передачи данных.

В некоторых возможных реализациях режимы расположения первых сублиний передачи данных и вторых сублиний передачи данных в смежных линиях передачи данных являются противоположными.

То есть, когда первая сублиния DOi передачи данных i-ого столбца линии Di передачи данных располагается на первой стороне i-ого столбца субпикселей и вторая сублиния DEi передачи данных i-ого столбца линии Di передачи данных располагается со второй стороны i-ого столбца субпикселей, вторая сублиния DEi+1 передачи данных i+1-ого столбца линии Di+1 передачи данных располагается с первой стороны i+1-ого столбца субпикселей и первая сублиния DOi+1 передачи данных i+1-ого столбца линии Di+1 передачи данных располагается со второй стороны i+1-ого столбца субпикселей. Альтернативно, когда первая сублиния передачи данных i-ого столбца линии Di передачи данных располагается со второй стороны i-ого столбца субпикселей и вторая сублиния DEi передачи данных i-ого столбца линии Di передачи данных располагается с первой стороны i-ого столбца субпикселей, вторая сублиния DEi+1 передачи данных i+1-ого столбца линии Di+1 передачи данных располагается со второй стороны i+1-ого столбца субпикселей и первая сублиния DOi+1 передачи данных i+1-ого столбца линии Di+1 передачи данных располагается с первой стороны i+1-ого столбца субпикселей.

Как показано на фиг. 17 и 18, в примерном варианте осуществления подложка дисплея может содержать: первый изоляционный слой 11, второй изоляционный слой 12 и третий изоляционный слой 13, которые последовательно располагаются на базовой подложке 10, затворную шину G, линию Reset сигнала сброса, линию EM управления сигналом светоизлучения и линию Vinit сигнала инициирования. Затворная шина G, линия Reset сигнала сброса, линия EM сигнала управления светоизлучением, первый электрод C1 накопительного конденсатора и электрод затвора транзистора располагаются на том же самом слое. Второй электрод C2 накопительного конденсатора и линия Vinit сигнала инициирования располагаются на том же самом слое. Линия D передачи данных, шина VDD электропитания и электроды истока и стока транзистора располагается на одном и том же слое. Электроды истока и стока транзисторов содержат первые выводы и вторые выводы транзисторов.

В примерном варианте осуществления первый изоляционный слой 11 располагается между активной областью 21 транзистора и электродом затвора транзистора, второй изоляционный слой 12 располагается между электродом затвора транзистора и вторым электродом C2 накопительного конденсатора и третий изоляционный слой 13 располагается между вторым электродом C2 накопительного конденсатора и линией передачи данных.

В примерном варианте осуществления материалы для изготовления электрода затвора транзистора, электродов истока и стока транзистора, линии D передачи данных и шины VDD электропитания все являются металлами, которые, например, могут быть металлическими материалами, такими как серебро, алюминий или медь, что не ограничивается в настоящем раскрытии.

В примерном варианте осуществления материалом для изготовления активной области 21 является поликристаллический кремний, что не ограничивается в настоящем раскрытии.

В настоящем раскрытии, путем соединения вторых электродов накопительных конденсаторов и соединения полупроводниковых слоев обеспечивается, что сигналы электропитания, предоставляемые по шинам электропитания во всех субпикселях в одной и той же строке, являются одинаковыми, избегая, таким образом, плохого отображения подложки дисплея и гарантируя эффект отображения подложки дисплея.

В настоящем раскрытии вторые электроды накопительных конденсаторов и полупроводниковые слои повторно используются в качестве линий соединения источника электропитания, чтобы передавать сигналы электропитания, и расстояние между активной областью транзистора и линией передачи данных больше, чем расстояние между вторым электродом накопительного конденсатора и линией передачи данных. Таким образом, технические решения настоящего раскрытия увеличивают расстояние между частичными шинами электропитания и линиями передачи данных, снижают загрузку линий передачи данных и поэтому уменьшают потребление энергии подложки дисплея и снижают время записи сигналов данных.

В примерном варианте осуществления активные области смежных субпикселей, расположенных в одном и том же столбце, соединяются друг с другом через третью соединительную часть.

В примерном варианте осуществления пиксельная структура у субпикселя, расположенного в i-ой строке и j-ом столбце, является такой же, как у субпикселя, расположенного в i+1-ой строке и j+1-ом столбце.

В примерном варианте осуществления смежные шины электропитания симметричны друг другу и шина VDDi электропитания в i-ом столбце и шина VDDi+1 электропитания в i+1-ом столбце располагаются симметрично в направлении прохождения линий передачи данных.

В примерном варианте осуществления шины VDD электропитания имеют зигзагообразную форму.

В примерном варианте осуществления каждый пиксель в подложке дисплея может содержать четыре субпикселя. Пиксели могут содержать первые пиксели и вторые пиксели. В первом пикселе второй электрод накопительного конденсатора в i-ом субпикселе и второй электрод накопительного конденсатора в i+1-ом субпикселе соединяется друг с другом через первую соединительную часть, активная область транзистора в i-ом субпикселе отсоединен от активной области транзистора в i+1-ом субпикселе, активная область транзистора во втором субпикселе и активная область транзистора в третьем субпикселе соединяются друг с другом через третью соединительную часть и второй электрод накопительного конденсатора во втором субпикселе отсоединен от второго электрода накопительного конденсатора в третьем субпикселе. Во втором пикселе второй электрод накопительного конденсатора во втором субпикселе и второй электрод накопительного конденсатора в третьем субпикселе соединяются друг с другом через первую соединительную часть, активная область транзистора во втором субпикселе отсоединен от активной области транзистора в третьем субпикселе, активная область транзистора в i-ом субпикселе и активная область транзистора в i+1-ом субпикселе соединяются друг с другом через третью соединительную часть, и второй электрод накопительного конденсатора в i-ом субпикселе отсоединен от второго электрода накопительного конденсатора в i+1-ом субпикселе. В вышесказанном i - нечетное число меньше 4.

На фиг. 17 показан пример двух пикселей, расположенных в направлении столбца. Верхний пиксель является первым пикселем, а нижний пиксель является вторым пикселем, что не ограничивается в настоящем раскрытии. Поскольку пиксельные структуры смежных субпикселей симметричны в подложке дисплея, первый пиксель располагается между смежными вторыми пикселями, а второй пиксель располагается между смежными первыми пикселями.

На фиг. 19 показан частичный вид сверху субпикселей в другой подложке дисплея, соответствующей настоящему раскрытию, не содержащей шины электропитания, линий передачи данных и электродов истока и стока транзисторов. На фиг. 20 показан другой частичный вид сверху субпикселей в другой подложке дисплея, соответствующей настоящему раскрытию, которая содержит только пленочный слой, в котором располагается второй электрод накопительного конденсатора, и пленочный слой, в котором располагаются линии передачи данных. На фиг. 21 показан дополнительный частичный вид сверху субпикселей в другой подложке дисплея, соответствующей настоящему раскрытию, содержащей только пленочные слои, в которых располагаются активные области транзисторов и линий передачи данных. Как показано на фиг. 19, в третьем изоляционном слое в подложке дисплея обеспечиваются одиннадцатые сквозные отверстия V11.

В примерном варианте осуществления, как показано на фиг. 19 и 21, в каждом субпикселе ортогональная проекция второго электрода C2 накопительного конденсатора на базовую подложку содержит ортогональную проекцию одиннадцатого сквозного отверстия V11 на базовую подложку и шина электропитания соединяется со вторым электродом C2 накопительного конденсатора через одиннадцатое сквозное отверстие V11.

В примерном варианте осуществления количество одиннадцатых сквозных отверстий V11 равно по меньшей мере одному. Конкретно, чем больше одиннадцатых сквозных отверстий V11, тем выше проводимость между шиной электропитания и вторым электродом накопительного конденсатора.

В примерном варианте осуществления, как показано на фиг. 19, в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое в подложке дисплея обеспечивается двенадцатое сквозное отверстие V12.

В примерном варианте осуществления, как показано на фиг. 19 и фиг. 21, в каждом субпикселе между ортогональной проекцией двенадцатого сквозного отверстия V12 на базовую подложку и ортогональной проекцией третьей соединительной части 22 на базовую подложку существует зона перекрытия и шина электропитания соединяется с третьей соединительной частью 22 транзистора через двенадцатое сквозное отверстие V12.

В примерном варианте осуществления количество двенадцатых сквозных отверстий V12 равно по меньшей мере одному. Чем больше сквозных отверстий, тем выше проводимость компонентов, соединяемых через сквозные отверстия.

На фиг. 19-21 показан пример, в котором существуют два одиннадцатых сквозных отверстия V11 и одно двенадцатое сквозное отверстие V12, что не ограничивается в настоящем раскрытии.

В примерном варианте осуществления при разумном проекте расположения соединение проводящих слоев множественных субпикселей может быть реализовано только посредством полупроводниковых слоев или соединение проводящих слоев многочисленных субпикселей может быть реализовано только посредством первых металлических слоев или соединение проводящих слоев многочисленных субпикселей может быть реализовано только посредством вторых металлических слоев или соединение проводящих слоев многочисленных субпикселей может быть реализовано только посредством третьих металлических слоев, реализуя, таким образом, то, что шины электропитания субпикселей, расположенные в одной и той же строке, соединяются в направлении прохождения затворных шин через схемы управления, которые подробно здесь не описаны.

Настоящее раскрытие дополнительно обеспечивает способ изготовления другой подложки дисплея, которая используется для изготовления другой подложки дисплея, представленной в вышеупомянутых вариантах осуществления. На фиг. 22 показана блок-схема последовательности выполнения операций способа изготовления другой подложки дисплея, соответствующей настоящему раскрытию. Как показано на фиг. 22, способ изготовления другой подложки дисплея, представленный настоящим раскрытием, содержит этап B11 и этап B12.

На этапе B11 обеспечивается базовая подложка.

На этапе B12 множество субпикселей, множество столбцов шин электропитания и линий передачи данных, расположенных на одном и том же слое в качестве шин электропитания, формируются на базовой подложке.

В примерном варианте осуществления каждый субпиксель может содержать схему управления. Схема управления может содержать множество транзисторов и накопительный конденсатор. Накопительный конденсатор может содержать первый электрод и второй электрод, расположенные напротив друг друга. Активная область транзистора располагается на стороне второго электрода накопительного конденсатора вблизи базовой подложки и шина электропитания располагается на стороне второго электрода накопительного конденсатора вдали от базовой подложки.

В примерном варианте осуществления для каждого субпикселя шина электропитания соответственно соединяется со вторым электродом накопительного конденсатора и третьей соединительной частью полупроводникового слоя. Второй электрод накопительного конденсатора каждого субпикселя соединяется со вторым электродом накопительного конденсатора смежного субпикселя в той же самой строке через первую соединительную часть, и активная область транзистора каждого субпикселя соединяется с активной областью транзистора другого смежного субпикселя в одной и той же строке через третью соединительную часть.

Способ изготовления другой подложки дисплея, представляемый настоящим раскрытием, используется для изготовления другой подложки дисплея, представленной вышеупомянутыми вариантами осуществления, и имеет схожий принцип реализации и схожий эффект реализации, который здесь дополнительно не описывается.

Рассмотрим в качестве примера случай формирования двух пикселей, расположенных в направлении прохождения линии передачи данных, где каждый пиксель содержит четыре субпикселя. На фиг. 23 схематично показана диаграмма изготовления активной области другой подложки дисплея, соответствующей настоящему раскрытию, на фиг. 24 схематично показана диаграмма изготовления первого изоляционного слоя и первого металлического слоя другой подложки дисплея, соответствующей настоящему раскрытию, на фиг. 25 схематично показана диаграмма изготовления второго изоляционного слоя и второго металлического слоя другой подложки дисплея, соответствующей настоящему раскрытию, и на фиг. 26 схематично показана диаграмма изготовления третьего изоляционного слоя другой подложки дисплея, соответствующей настоящему раскрытию. Как показано на фиг. 23-26, способ изготовления подложки дисплея может содержать этапы 1001-1005.

На этапе 1001 обеспечивается базовая подложка и на базовой подложке формируется полупроводниковый слой, как показано на фиг. 23.

В примерном варианте осуществления полупроводниковый слой каждого субпикселя может содержать первую-седьмую активные области и первая-седьмая активные области является интегрированной структурой, в котором они соединяются друг с другом. В примерном варианте осуществления положения первой-седьмой активных областей подобны положениям в предыдущих вариантах осуществления и, таким образом, здесь подробно не описываются.

В примерном варианте осуществления, в первом направлении для осевой линии, проходящей между смежными субпикселями полупроводниковые слои смежных субпикселей являются зеркально симметричными относительно осевой линии. Форма полупроводникового слоя субпикселя в i-ой строке и j-ом столбце является такой же, как форма полупроводникового слоя субпикселя в i+1-ой строке и j+1-ом столбце, и форма полупроводникового слоя субпикселя в i-ой строке и j+1-ом столбце является такой же, как форма полупроводникового слоя субпикселя в i+1-ой строке и j-ом столбце.

В примерном варианте осуществления полупроводниковый слой каждого субпикселя соединяется с полупроводниковым слоем другого смежного субпикселя в одной и той же строке через третью соединительную часть и полупроводниковый слой каждого субпикселя и полупроводниковый слой другого смежного субпикселя, расположенного в том же самом столбце, соединяются друг с другом.

В примерном варианте осуществления полупроводниковый слой по меньшей мере одного субпикселя дополнительно содержит третью соединительную часть 22. В i-ой строке субпикселей полупроводниковые слои j-ого столбца субпикселей отсоединяются от полупроводниковых слоев j+1-ого столбца субпикселей, полупроводниковые слои j+1-ого столбца субпикселей и полупроводниковые слои j+2-ого столбца субпикселей соединяется друг с другом через третью соединительную часть 22, и полупроводниковые слои j+2-ого столбца субпикселей отсоединяются от полупроводниковых слоев j+3-ого столбца субпикселей. В i+1-ой строке субпикселей полупроводниковые слои j-ого столбца субпикселей и полупроводниковые слои j+1-ого столбца субпикселей соединяются друг с другом через третью соединительную часть 22, полупроводниковые слои j+1-ого столбца субпикселей отсоединяются от полупроводниковых слоев j+2-ого столбца субпикселей и полупроводниковые слои j+2-ого столбца субпикселей и полупроводниковые слои j+3-ого столбца субпикселей соединяются друг с другом через третью соединительную часть 22.

В примерном варианте осуществления первый конец третьей соединительной части 22 соединяется с активной областью 105 пятого транзистора в том же самом субпикселе и второй конец третьей соединительной части 22 соединяется с активной областью 105 пятого транзистора в смежном субпикселе.

В примерном варианте осуществления между ортогональной проекцией третьей соединительной части 22 на базовую подложку и ортогональными проекциями впоследствии сформированных линий передачи данных и шин электропитания на базовую подложку существует зона перекрытия.

В примерном варианте осуществления, располагая полупроводниковые слои смежных субпикселей, которые должны соединяться друг с другом, третья соединительная часть 22 полупроводникового слоя может использоваться повторно как соединительная линия источника электропитания, чтобы передать сигналы электропитания шин электропитания.

Полупроводниковые слои примерных вариантов осуществления настоящего раскрытия имеют разумное расположение и простую структуру и могут гарантировать эффект отображения подложки дисплея.

На этапе 1002 первый изоляционный слой формируется на полупроводниковом слое и первый металлический слой формируется на первом изоляционном слое, как показано на фиг. 24.

В примерном варианте осуществления первый металлический слой может содержать следующее: затворная шина G, линия Reset сигнала сброса, линия EM сигнала управления светоизлучением и первый электрод C1 накопительного конденсатора.

В примерном варианте осуществления затворная шина G, линия Reset сигнала сброса и линия EM управления светоизлучением проходят в первом направлении, и затворная шина G располагается между линией Reset сигнала сброса и линией EM управления светоизлучением. Первый электрод C1 накопительного конденсатора может иметь форму прямоугольника, углы которого могут быть скруглены, и располагается между затворной шиной G и линией EM управления светоизлучением. Между ортогональной проекцией первого электрода C1 на базовую подложку и ортогональной проекцией третьей активной области на базовую подложку существует зона перекрытия. В примерном варианте осуществления первая пластина С1 вывода также служит электродом затвора третьего транзистора.

В примерном варианте осуществления затворная шина G, линия Reset сигнала сброса, линия EM управления светоизлучением могут быть организованы с неравной шириной. Затворная шина G снабжена блоком затвора, выступающим в направлении стороны линии Reset сигнала сброса, и между ортогональной проекцией блока затвора на базовую подложку и ортогональной проекцией второй активной области на базовую подложку существует зона перекрытия, чтобы сформировать структуру двойного затвора.

В примерном варианте осуществления, после того, рисунок первого металлического слоя сформирован, полупроводниковый слой может быть подвергнут кондуктивной обработке, используя первый металлический слой в качестве экрана. Полупроводниковый слой в области, экранированной первым металлическим слоем, формирует канальные зоны первого транзистора T1 к седьмой активной области, и полупроводниковый слой в области, не экранированной первым металлическим слоем, делается проводящим.

Первые металлические слои примерных вариантов осуществления настоящего раскрытия имеют разумное расположение и простую структуру и могут гарантировать эффект отображения подложки дисплея.

На этапе 1003 на первом металлическом слое формируется второй изоляционный слой и второй металлический слой формируется на втором изоляционном слое, как показано на фиг. 25.

В примерном варианте осуществления второй металлический слой может содержать линию Vinit сигнала инициирования и второй электрод C2 накопительного конденсатора.

В примерном варианте осуществления линия Vinit сигнала инициирования проходит в первом направлении и располагается на стороне линии Reset сигнала сброса вдали от затворной шины G. Второй электрод C2 накопительного конденсатора в каждом субпикселе может иметь прямоугольный профиль и располагается между затворной шиной G и линией EM управления светоизлучением.

В примерном варианте осуществления профиль второго электрода C2 может быть прямоугольным и углы прямоугольника могут быть скруглены. Между ортогональной проекцией второго электрода C2 на базовую подложку и ортогональной проекцией первого электрода C1 на базовую подложку существует зона перекрытия. В середине второго электрода C2 предусмотрено отверстие, которое может быть прямоугольным, так чтобы второй электрод C2 образовывал кольцевую структуру. Отверстие обеспечивает доступ ко второму изоляционному слою, покрывающему первый электрод C1, и ортогональная проекция первого электрода C1 на базовую подложку содержит ортогональную проекцию отверстия на базовую подложку.

В примерном варианте осуществления второй электрод C2 субпикселя в i-ой строке и j-ом столбце и второй электрод C2 субпикселя в i-ой строке и j+1-ом столбце обладают интегрированной структурой, в которой они соединяются друг с другом первой соединительной частью C3. Второй электрод C2 субпикселя в i-ой строке и j+1-ом столбце отсоединен от второго электрода C2 субпикселя в i-ой строке и j+2-ом столбце. Второй электрод C2 субпикселя в i-ой строке и j+2-ом столбце и второй электрод C2 субпикселя в i-ой строке и j+3-ом столбце обладают интегрированной структурой, в которой они соединяются друг с другом первой соединительной частью C3. Второй электрод C2 субпикселя в i+1-ой строке и j-ом столбце отсоединяются от второго электрода C2 субпикселя в i+1-ой строке и j+1-ом столбце. Второй электрод C2 субпикселя в i+1-ой строке и j+1-ом столбце и второй электрод C2 субпикселя в i+1-ой строке и j+2-ом столбце обладают интегрированной структурой, в которой они соединяются друг с другом первой соединительной частью C3. Второй электрод C2 субпикселя в i+1-ой строке и j+2-ом столбце отсоединяются от второго электрода C2 субпикселя в i+1-ой строке и j+3-ом столбце. При такой структуре вторые электроды C2 смежных субпикселей могут использоваться повторно в качестве сигнальных линий источника электропитания, что гарантирует, что сигналы электропитания, обеспечиваемые шинами электропитания смежных субпикселей, являются одинаковыми, тем самым избегая плохого отображения подложки дисплея и гарантируя эффект отображения подложки дисплея.

В примерном варианте осуществления второй металлический слой может дополнительно содержать экранный электрод C4. Между ортогональной проекцией экранного электрода C4 на базовую подложку и ортогональной проекцией впоследствии сформированных шин электропитания на базовую подложку существует пересекающаяся зона. Шины электропитания соединяются с экранным электродом C4 через сквозные отверстия. В примерном варианте осуществления экранный электрод C4 выполнен с возможностью экранирования влияния линии передачи данных на схему управления.

В примерном варианте осуществления экранный электрод C4 имеет форму “7” и содержит первую часть, проходящую в первом направлении, и вторую часть, проходящую во втором направлении, примем конец первой части вблизи второй части соединяется с концом второй части вблизи первой части, чтобы сформировать зигзагообразную линию с прямым углом.

В примерном варианте осуществления во втором направлении экранный электрод C4 располагается между затворной шиной G и линией Reset сигнала сброса, и в первом направлении вторая часть экранного электрода C4 располагается между впоследствии сформированной линией передачи данных и шиной электропитания.

В примерном варианте осуществления вторая часть экранного электрода C4 и блок затвора первого металлического слоя оба проходят во втором направлении и имеют между ними зоны, расположенные напротив друг друга. То есть, край экранного электрода C4 вблизи стороны блока затвора в первом направлении и край блока затвора вблизи стороны экранного электрода C4 в первом направлении имеют между собой зоны, расположенные напротив друг друга.

Вторые металлические слои примерных вариантов осуществления настоящего раскрытия имеют разумное расположение и простую структуру и могут гарантировать эффект отображения подложки дисплея.

На этапе 1004 третий изоляционный слой формируется на втором металлическом слое, в третьем изоляционном слое обеспечивается одно одиннадцатое сквозное отверстие V11, обеспечивающее доступ ко второму электроду накопительного конденсатора, и в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечивается одно двенадцатое сквозное отверстие V12, обеспечивающее доступ к третьей соединительной части, как показано на фиг. 26.

В примерном варианте осуществления одиннадцатое сквозное отверстие V11 выполнено с возможностью соединения второго электрода C2 с впоследствии сформированными шинами электропитания, и двенадцатое сквозное отверстие V12 выполнено с возможностью соединения третьей соединительной части полупроводникового слоя с впоследствии сформированными шинами электропитания, так чтобы соединенные вторые электроды C2 в смежных субпикселях и соединенные третьи соединительные части в смежных субпикселях использовались повторно в качестве соединительных линий источника электропитания.

В примерном варианте осуществления количество одиннадцатых сквозных отверстий V11 может быть равно двум, и два одиннадцатых сквозных отверстия V11 последовательно располагаются во втором направлении, что может повысить надежность соединения между вторыми электродами и шинами электропитания.

Сквозные отверстия примерных вариантов осуществления настоящего раскрытия имеют разумное расположение и простую структуру и могут гарантировать эффект отображения подложки дисплея.

На этапе 1005 третий металлический слой формируется на третьем изоляционном слое, как показано на фиг. 17.

В примерном варианте осуществления третий металлический слой содержит линию D передачи данных, шину VDD электропитания и электроды истока и стока множества транзисторов. Линия D передачи данных содержит первую сублинию DO передачи данных и вторую сублинию DE передачи данных.

В примерном варианте осуществления, первая сублиния DO передачи данных, вторая сублиния DE передачи данных и шина VDD электропитания проходят во втором направлении. Первая сублиния DO передачи данных располагается с одной стороне субпикселя и вторая сублиния DE передачи данных, располагается с другой стороны субпикселя. Шина VDD электропитания располагается между первой сублинией DO передачи данных и второй сублинией DE передачи данных.

В примерном варианте осуществления смежные субпиксели, расположенные в одном и том же столбце, соединяются с другими сублиниями передачи данных. Например, субпиксель в i-ой строке и j-ом столбце соединяется с первой сублинией передачи данных в j-ом столбце линии передачи данных, а субпиксель в i+1-ой строке и j-ом столбце соединяются со второй сублинией передачи данных в j-ом столбце линии передачи данных. Альтернативно, субпиксель в i-ой строке и j-ом столбце соединяется со второй сублинией передачи данных в j-ом столбце линии передачи данных, а субпиксель в i+1-ой строке и j-ом столбце соединяется с первой сублинией передачи данных в j-ом столбце линии передачи данных.

В примерном варианте осуществления шина VDD электропитания каждого субпикселя соединяется со вторым электродом C2 через одиннадцатое сквозное отверстие V11 и шина VDD электропитания каждого субпикселя соединяется с третьей соединительной частью полупроводникового слоя через двенадцатое сквозное отверстие V12. Таким образом, в одной строке вторые электроды C2 накопительных конденсаторов смежного субпикселя соединяются друг с другом, третьи соединительные части полупроводниковых слоев другого смежного субпикселя соединяются друг с другом и соединенные вторые электроды C2 в смежных субпикселях и соединенные полупроводниковые слои в смежных субпикселях повторно используются вместе в качестве соединительных линий источника электропитания, так чтобы сигналы электропитания, обеспечиваемые для каждого субпикселя, были одинаковы, таким образом гарантируя эффект отображения подложки дисплея.

В примерном варианте осуществления шина VDD электропитания каждого субпикселя может быть зигзагообразной линией. Во втором направлении шина VDD электропитания каждого субпикселя может содержать первую часть источника электропитания, вторую часть источника электропитания и третью часть источника электропитания, соединенные последовательно. В шине электропитания, соответствующей субпикселю в i-ой строке и j-ом столбце первый конец первой части источника электропитания соединяется со вторым концом третьей части источника электропитания в субпикселе, расположенном в i-1-ой строке и j-ом столбце, и второй конец первой части источника электропитания проходит во втором направлении и соединяется с первым концом второй части источника электропитания. Второй конец второй части источника электропитания проходит в косом направлении и соединяется с первым концом третьей части источника электропитания. Между косым направлением и вторым направлением присутствует прилежащий угол и прилежащий угол может быть больше 0 градусов и меньше 90 градусов. Второй конец третьей части источника электропитания проходит во втором направлении и соединяется с первым концом первой части источника электропитания в субпикселе, расположенном в i+1-ой строке и j-ом столбце.

В примерном варианте осуществления первая часть источника электропитания может быть прямой линией с одинаковой шириной, вторая часть источника электропитания может быть косой линией с переменной шириной, и третья часть источника электропитания может быть прямой линией с одинаковой шириной. Первая часть источника электропитания и вторая часть источника электропитания параллельны первой сублинии передачи данных (или второй сублинии передачи данных), прилежащий угол между второй частью источника электропитания и первой частью источника электропитания может быть больше 90 градусов и меньше 180 градусов, и прилежащий угол между второй частью источника электропитания и третьей частью источника электропитания может быть больше 90 градусов и меньше 180 градусов.

В примерном варианте осуществления ширина третьей части источника электропитания может быть меньше, чем ширина первой части источника электропитания. VDD шины электропитания обеспечивается в виде зигзагообразной линии с переменной шириной, что не только может облегчить расположение пиксельных структур, но также и может уменьшить паразитную емкость шины VDD электропитания и линии передачи данных.

В примерном варианте осуществления между ортогональной проекцией третьей части источника электропитания на базовую подложку и ортогональной проекцией второго электрода C2 на базовую подложку существует зона перекрытия.

В примерном варианте осуществления между ортогональной проекцией третьей части источника электропитания на базовую подложку и ортогональной проекцией первого электрода C1 на базовую подложку существует зона перекрытия.

В примерном варианте осуществления между ортогональной проекцией третьей части источника электропитания на базовую подложку и ортогональной проекцией затворной шины G на базовую подложку существует зона перекрытия.

Структура, показанная в настоящем раскрытии, и процесс ее подготовки являются просто описанием, сделанным для примера. В примерной реализации соответствующие структуры могут быть изменены и процессы формирования рисунка могут быть добавлены или исключены в соответствии с реальными потребностями. Например, подложка дисплея может содержать четвертый металлический слой и линии D передачи данных, шины VDD электропитания и электроды истока и стока множества транзисторов могут быть расположены на различных металлических слоях, что не ограничивается в настоящем раскрытии.

В настоящем раскрытии вторые платы выводов накопительных конденсаторов и активные области транзисторов повторно используются в качестве соединительных линий источника электропитания, чтобы передавать сигналы электропитания шин электропитания, и расстояние между активными областями транзисторов и линиями передачи данных относительно большое. Таким образом, решения, представленные в настоящем раскрытии, увеличивают расстояние между отдельными соединительными линиями источника электропитания и линиями передачи данных, уменьшают нагрузку на линии передачи данных и поэтому снижают потребление энергии подложкой дисплея и уменьшают время записи сигналов данных.

Настоящее раскрытие дополнительно обеспечивает устройство дисплея. В примерном варианте осуществления устройство дисплея содержит вышеупомянутую подложку дисплея.

В некоторых возможных реализациях подложка дисплея может быть подложкой OLED-дисплея. Устройство дисплея может быть любым изделием или компонентом с функцией дисплея, таким как мобильный телефон, планшетный компьютер, телевизор, дисплей, ноутбук, цифровая рамка для фотографий, навигатор и т. д., и варианты осуществления настоящего изобретения этим не ограничиваются.

Подложка дисплея является подложкой дисплея, представленной в предшествующих вариантах осуществления, и имеет схожие принципы реализации и результаты реализации, которые здесь не будут дополнительно описаны.

Для ясности толщина и размер слоев или микроструктур на чертежах, используемых для описания вариантов осуществления настоящего раскрытия, преувеличены. Следует понимать, что когда элемент, такой как слой, пленка, область или подложка, упоминается как находящийся "на" или "под" другим элементом, элемент может находиться "непосредственно" "на" или "под" другим элементом или может быть промежуточным элементом.

Хотя реализации, раскрытые в настоящем раскрытии, являются такими, как описано выше, описанное содержание является только реализациями, используемыми для облегчения понимания настоящего раскрытия, и не используются для ограничения настоящего изобретения. Любой специалист в данной области техники, к которой принадлежит данное изобретение, может вносить любые изменения и вариации в форму и подробности реализации, не отступая от сущности и объема, раскрытых в настоящем изобретении. Тем не менее, объем патентной защиты настоящего изобретения будет все же подчиняться объему защиты, определенному добавленной формулой изобретения.

Изобретение относится к технологии дисплеев и, в частности, относится к подложке дисплея и способу ее изготовления и к устройству дисплея. Техническим результатом является повышение разрешающей способности дисплея. Результат достигается тем, что в плоскости, параллельной подложке дисплея, подложка дисплея содержит множество затворных шин, множество линий передачи данных, множество шин электропитания и множество субпикселей, которые располагаются на базовой подложке, причем по меньшей мере один субпиксель содержит светоизлучающее устройство и схему управления, выполненную с возможностью управления светоизлучающим устройством для излучения света, и схема управления содержит множество транзисторов и накопительный конденсатор. В плоскости, перпендикулярной подложке дисплея, подложка дисплея содержит базовую подложку и множество функциональных слоев, причем множество функциональных слоев содержат полупроводниковый слой, первый проводящий слой, второй проводящий слой, третий проводящий слой и четвертый проводящий слой, располагающиеся последовательно; первый изоляционный слой, второй изоляционный слой, третий изоляционный слой и четвертый изоляционный слой, располагающиеся соответственно между множеством функциональных слоев; причем в направлении прохождения затворной шины, шины электропитания соединяются друг с другом посредством по меньшей мере одного функционального слоя. 3 н. и 67 з.п. ф-лы, 34 ил.

1. Подложка дисплея, содержащая:

в плоскости, параллельной подложке дисплея, множество затворных шин, множество линий передачи данных, множество шин электропитания и множество субпикселей, расположенных на базовой подложке, причем по меньшей мере один субпиксель содержит светоизлучающее устройство и схему управления, выполненную с возможностью управления светоизлучающим устройством для излучения света, причем схема управления содержит множество транзисторов и накопительный конденсатор, и

в плоскости, перпендикулярной подложке дисплея, базовую подложку и множество функциональных слоев, расположенных на базовой подложке;

причем множество функциональных слоев содержат полупроводниковый слой, первый проводящий слой, второй проводящий слой, третий проводящий слой и четвертый проводящий слой, располагающиеся последовательно;

первый изоляционный слой, второй изоляционный слой, третий изоляционный слой и четвертый изоляционный слой, располагающиеся соответственно между множеством функциональных слоев;

причем шины источника электропитания, проходящие в направлении прохождения затворных шин, соединяются друг с другом по меньшей мере посредством одного функционального слоя.

2. Подложка дисплея по п. 1, в которой

в направлении прохождения линий передачи данных шины электропитания содержат множество сублиний электропитания, соединенных последовательно, и по меньшей мере одна сублиния электропитания располагается в одном субпикселе; и

сублиния электропитания по меньшей мере одного субпикселя содержит множество частей источника электропитания, соединенных последовательно, и между по меньшей мере одной частью источника электропитания и частью источника электропитания, соединенной с указанной частью источника электропитания, существует прилежащий угол больше 90 градусов и меньше 180 градусов.

3. Подложка дисплея по п. 1 или 2, в которой одна часть источника электропитания из указанной по меньшей мере одной части источника электропитания и часть источника электропитания, соединенная с указанной частью источника электропитания, располагаются параллельно линиям передачи данных.

4. Подложка дисплея по любому из пп. 1-3, в которой

сублиния электропитания содержит первую часть источника электропитания, вторую часть источника электропитания и третью часть источника электропитания; и

вторая часть источника электропитания выполнена с возможностью соединения с первой частью источника электропитания и третьей частью источника электропитания, первая часть источника электропитания и третья часть источника электропитания располагаются параллельно линиям передачи данных, прилежащий угол между второй частью источника электропитания и первой частью источника электропитания больше 90 градусов и меньше 180 градусов, и прилежащий угол между второй частью источника электропитания и третьей частью источника электропитания больше 90 градусов и меньше 180 градусов.

5. Подложка дисплея по любому из пп. 1-4, в которой указанная первая часть источника электропитания соединяется с третьей частью источника электропитания в субпикселе, расположенном в предыдущей строке в том же столбце, и указанная третья часть источника электропитания соединяется с первой частью источника электропитания в субпикселе, расположенном в следующей строке в том же столбце.

6. Подложка дисплея по любому из пп. 1-5, в которой

длина прохождения первой части источника электропитания в направлении прохождения линий передачи данных больше, чем средняя ширина первых частей источника электропитания, длина прохождения второй части источника электропитания в косом направлении больше, чем средняя ширина вторых частей источника электропитания, и длина прохождения третьей части источника электропитания в направлении прохождения линий передачи данных больше, чем средняя ширина третьих частей источника электропитания; и

косое направление является направлением, в котором вторая часть источника электропитания и первая часть источника электропитания имеют прилежащий угол между ними.

7. Подложка дисплея по любому из пп. 1-6, в которой средняя ширина третьих частей источника электропитания меньше, чем средняя ширина первых частей источника электропитания.

8. Подложка дисплея по любому из пп. 1-7, в которой среднее расстояние между краем первой части источника электропитания, ближним к стороне третьей части источника электропитания в направлении прохождения затворных шин, и краем третьей части источника электропитания, ближним к стороне первой части источника электропитания в направлении прохождения затворных шин, эквивалентно средней ширине третьих частей источника электропитания.

9. Подложка дисплея по любому из пп. 1-8, дополнительно содержащая первую соединительную часть, причем второй электрод накопительного конденсатора по меньшей мере в одном субпикселе и второй электрод накопительного конденсатора в смежном субпикселе в направлении прохождения затворных шин соединяются друг с другом через первую соединительную часть;

при этом по меньшей мере в одном субпикселе между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией второго электрода накопительного конденсатора на базовую подложку существует зона перекрытия, или между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией первой соединительной части на базовую подложку существует зона перекрытия.

10. Подложка дисплея по любому из пп. 1-9, в которой между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией первого электрода накопительного конденсатора на базовую подложку существует зона перекрытия.

11. Подложка дисплея по любому из пп. 1-10, в которой между ортогональной проекцией второй части источника электропитания на базовую подложку и ортогональной проекцией затворных шин на базовую подложку существует зона перекрытия.

12. Подложка дисплея по любому из пп. 1-11, в которой множество транзисторов содержит второй транзистор, и между ортогональной проекцией первой части источника электропитания на базовую подложку и ортогональной проекцией второго транзистора на базовую подложку существует зона перекрытия.

13. Подложка дисплея по любому из пп. 1-12, дополнительно содержащая пятый изоляционный слой, расположенный на четвертом проводящем слое, и пятый проводящий слой, расположенный на пятом изоляционном слое, в пятом изоляционном слое обеспечивается пятое сквозное отверстие, выполненное с возможностью соединения пятого проводящего слоя с четвертым проводящим слоем, и между ортогональной проекцией пятого сквозного отверстия на базовую подложку и ортогональной проекцией линии электропитания на базовую подложку не существует зоны перекрытия.

14. Подложка дисплея по любому из пп. 1-13, в которой по меньшей мере в одном субпикселе между ортогональной проекцией пятого сквозного отверстия на базовую подложку и ортогональной проекцией виртуальной проходящей линии первой части источника электропитания в сублинии электропитания в направлении прохождения линий передачи данных на базовую подложку существует зона перекрытия.

15. Подложка дисплея по любому из пп. 1-14, в которой в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечивается восьмое сквозное отверстие, выполненное с возможностью предоставления линии передачи данных возможности записывать сигнал данных в полупроводниковый слой, и между ортогональной проекцией восьмого сквозного отверстия на базовую подложку и ортогональными проекциями первой части источника электропитания и второй части источника электропитания в сублинии электропитания на базовую подложку не существует зоны перекрытия.

16. Подложка дисплея по любому из пп. 1-15, в которой по меньшей мере в одном субпикселе между ортогональной проекцией восьмого сквозного отверстия на базовую подложку и ортогональной проекцией виртуальной проходящей линии третьей части источника электропитания в сублинии электропитания в направлении прохождения линий передачи данных на базовую подложку существует зона перекрытия.

17. Подложка дисплея по любому из пп. 1-16, в которой шины электропитания располагаются на третьем проводящем слое или на четвертом проводящем слое, и шины электропитания располагаются на том же слое, что и линии передачи данных.

18. Подложка дисплея по любому из пп. 1-17, в которой шины электропитания располагаются на третьем проводящем слое, а линии передачи данных располагаются на четвертом проводящем слое, или линии передачи данных располагаются на третьем проводящем слое, а шины электропитания располагаются на четвертом проводящем слое.

19. Подложка дисплея по любому из пп. 1-18, дополнительно содержащая первую соединительную часть, при этом второй электрод накопительного конденсатора по меньшей мере в одном субпикселе и второй электрод накопительного конденсатора в смежном субпикселе в направлении прохождения затворных шин соединяются друг с другом через первую соединительную часть.

20. Подложка дисплея по п. 19, в которой существует по меньшей мере одна зона, содержащая 2*4 субпикселей в одной строке, второй электрод накопительного конденсатора в первом субпикселе и второй электрод накопительного конденсатора во втором субпикселе соединяются друг с другом через первую соединительную часть, второй электрод накопительного конденсатора во втором первом субпикселе соединяется напрямую со вторым электродом накопительного конденсатора в третьем субпикселе, и второй электрод накопительного конденсатора в третьем субпикселе и второй электрод накопительного конденсатора в четвертом субпикселе соединяются друг с другом через первую соединительную часть; и

в другой строке второй электрод накопительного конденсатора в первом субпикселе напрямую соединяется со вторым электродом накопительного конденсатора во втором субпикселе, второй электрод накопительного конденсатора во втором субпикселе и второй электрод накопительного конденсатора в третьем субпикселе соединяются друг с другом через первую соединительную часть, и второй электрод накопительного конденсатора в третьем субпикселе напрямую соединяется со вторым электродом накопительного конденсатора в четвертом субпикселе.

21. Подложка дисплея по п. 20, в которой полупроводниковый слой в первом субпикселе располагается с интервалом относительно полупроводникового слоя во втором субпикселе, полупроводниковый слой во втором субпикселе располагается с интервалом относительно полупроводникового слоя в третьем субпикселе, и полупроводниковый слой в третьем субпикселе располагается с интервалом относительно полупроводникового слоя в четвертом субпикселе.

22. Подложка дисплея по п. 20, в которой третий проводящий слой содержит первый вывод пятого транзистора;

при этом первый вывод пятого транзистора в первом субпикселе располагается с интервалом относительно первого вывода пятого транзистора во втором субпикселе, первый вывод пятого транзистора во втором субпикселе располагается с интервалом относительно первого вывода пятого транзистора в третьем субпикселе, и первый вывод пятого транзистора в третьем субпикселе располагается с интервалом относительно первого вывода пятого транзистора в четвертом субпикселе.

23. Подложка дисплея по п. 19, в которой

существует по меньшей мере одна зона, содержащая 2*4 субпикселей, при этом в одной строке второй электрод накопительного конденсатора в первом субпикселе и второй электрод накопительного конденсатора во втором субпикселе соединяются друг с другом через первую соединительную часть, второй электрод накопительного конденсатора во втором субпикселе отсоединен от второго электрода накопительного конденсатора в третьем субпикселе, и второй электрод накопительного конденсатора в третьем субпикселе и второй электрод накопительного конденсатора в четвертом субпикселе соединяются друг с другом через первую соединительную часть; а

в другой строке второй электрод накопительного конденсатора в первом субпикселе отсоединен от второго электрода накопительного конденсатора во втором субпикселе, второй электрод накопительного конденсатора во втором субпикселе и второй электрод накопительного конденсатора в третьем субпикселе соединяются друг с другом через первую соединительную часть, и второй электрод накопительного конденсатора в третьем субпикселе отсоединен от второго электрода накопительного конденсатора в четвертом субпикселе.

24. Подложка дисплея по п. 23, в которой третий проводящий слой содержит первый вывод пятого транзистора и вторую соединительную часть;

при этом в одной строке первый вывод пятого транзистора в первом субпикселе отсоединен от первого вывода пятого транзистора во втором субпикселе, первый вывод пятого транзистора во втором субпикселе и первый вывод пятого транзистора в третьем субпикселе соединяются друг с другом через вторую соединительную часть, и первый вывод пятого транзистора в третьем субпикселе отсоединен от первого вывода пятого транзистора в четвертом субпикселе; а

в другой строке первый вывод пятого транзистора в первом субпикселе и первый вывод пятого транзистора во втором субпикселе соединяются друг с другом через вторую соединительную часть, первый вывод пятого транзистора во втором субпикселе отсоединен от первого вывода пятого транзистора в третьем субпикселе, и первый вывод пятого транзистора в третьем субпикселе и первый вывод пятого транзистора в четвертом субпикселе соединяются друг с другом через вторую соединительную часть.

25. Подложка дисплея по п. 22 или 24, в которой в направлении прохождения затворных шин шины электропитания соединяются друг с другом через вторые электроды накопительных конденсаторов и первые выводы пятых транзисторов.

26. Подложка дисплея по п. 25, в которой в четвертом изоляционном слое обеспечиваются первые сквозные отверстия, обеспечивающие доступ к первым выводам пятых транзисторов, в третьем изоляционном слое обеспечиваются вторые сквозные отверстия, обеспечивающие доступ ко вторым электродам накопительных конденсаторов, шины электропитания соединяются с первыми выводами пятых транзисторов через первые сквозные отверстия, и первые выводы пятых транзисторов соединяются со вторыми электродами накопительных конденсаторов через вторые сквозные отверстия.

27. Подложка дисплея по п. 26, в которой по меньшей мере в одном субпикселе существует одно первое сквозное отверстие и множество вторых сквозных отверстий, причем множество вторых сквозных отверстий располагаются в направлении прохождения линий передачи данных, ортогональная проекция шин электропитания на базовую подложку содержит ортогональную проекцию первого сквозного отверстия на базовую подложку, и ортогональная проекция первого вывода пятого транзистора на базовую подложку содержит ортогональную проекцию вторых сквозных отверстий на базовую подложку.

28. Подложка дисплея по п. 23, в которой полупроводниковый слой содержит третью соединительную часть;

при этом в одной строке полупроводниковый слой в первом субпикселе отсоединен от полупроводникового слоя во втором субпикселе, полупроводниковый слой во втором субпикселе и полупроводниковый слой в третьем субпикселе соединяются друг с другом через третью соединительную часть, и полупроводниковый слой в третьем субпикселе отсоединен от полупроводникового слоя в четвертом субпикселе; а

в другой строке полупроводниковый слой в первом субпикселе и полупроводниковый слой во втором субпикселе соединяются друг с другом через третью соединительную часть, полупроводниковый слой во втором субпикселе отсоединен от полупроводникового слоя в третьем субпикселе, и полупроводниковый слой в третьем субпикселе и полупроводниковый слой в четвертом субпикселе соединяются друг с другом через третью соединительную часть.

29. Подложка дисплея по п. 28, в которой в направлении прохождения затворных шин шины электропитания соединяются друг с другом через третью соединительную часть полупроводникового слоя и вторые электроды накопительных конденсаторов.

30. Подложка дисплея по п. 29, в которой в третьем изоляционном слое обеспечиваются одиннадцатые сквозные отверстия, обеспечивающие доступ ко вторым электродам накопительных конденсаторов, и в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечиваются двенадцатые сквозные отверстия, обеспечивающие доступ к третьей соединительной части полупроводникового слоя, причем шины электропитания соединяются со вторыми электродами накопительных конденсаторов через одиннадцатые сквозные отверстия, и шины электропитания соединяются с третьей соединительной частью полупроводникового слоя через двенадцатые сквозные отверстия.

31. Подложка дисплея по п. 30, в которой по меньшей мере в одном субпикселе существуют одно одиннадцатое сквозное отверстие и множество двенадцатых сквозных отверстий, причем множество двенадцатых сквозных отверстий располагаются в направлении прохождения линий передачи данных;

при этом ортогональная проекция шин электропитания на базовую подложку содержит ортогональные проекции одиннадцатого сквозного отверстия и двенадцатых сквозных отверстий на базовую подложку.

32. Подложка дисплея по любому из пп. 1-31, в которой множество транзисторов содержат первый транзистор, второй транзистор, третий транзистор, четвертый транзистор, пятый транзистор, шестой транзистор и седьмой транзистор;

при этом по меньшей мере в одном субпикселе полупроводниковый слой по меньшей мере содержит первую активную область в месте, в котором располагается первый транзистор, вторую активную область в месте, в котором располагается второй транзистор, третью активную область в месте, в котором располагается третий транзистор, четвертую активную область в месте, в котором располагается четвертый транзистор, пятую активную область в месте, в котором располагается пятый транзистор, шестую активную область в месте, в котором располагается шестой транзистор, и седьмую активную область в месте, в котором располагается седьмой транзистор, причем первая активная область, вторая активная область, третья активная область, четвертая активная область, пятая активная область, шестая активная область и седьмая активная область являются интегрированной структурой.

33. Подложка дисплея по п. 32, в которой расстояние между второй активной областью и первой активной областью в направлении прохождения затворных шин меньше, чем расстояние между второй активной областью и седьмой активной областью в направлении прохождения затворных шин.

34. Подложка дисплея по п. 32, в которой седьмая активная область и первая активная область последовательно располагаются в направлении от линий передачи данных до шин электропитания, в которых записываются сигналы данных.

35. Подложка дисплея по п. 32, в которой по меньшей мере один субпиксель содержит первую область, вторую область и третью область, которые последовательно располагаются в направлении прохождения линий передачи данных;

при этом первая активная область и седьмая активная область располагаются на стороне первой области, дальней от второй области, вторая активная область и четвертая активная область располагаются на стороне первой области, ближней ко второй области, третья активная область располагается во второй области, и пятая активная область и шестая активная область располагаются в третьей области.

36. Подложка дисплея по п. 32, в которой первый вывод первого транзистора соединяется с линией сигнала инициирования, второй вывод первого транзистора T1 соединяется с первым электродом накопительного конденсатора, первый вывод второго транзистора соединяется с первым электродом накопительного конденсатора, второй вывод второго транзистора соединяется со вторым выводом шестого транзистора, первый вывод третьего транзистора соединяется со вторым выводом четвертого транзистора, второй вывод третьего транзистора соединяется со вторым выводом шестого транзистора, первый вывод четвертого транзистора соединяется с линией передачи данных, первый вывод пятого транзистора соединяется с шиной электропитания, второй вывод пятого транзистора соединяется с первым выводом третьего транзистора, второй вывод шестого транзистора соединяется с анодом светоизлучающего устройства, первый вывод седьмого транзистора соединяется с линией сигнала инициирования, и второй вывод седьмого транзистора соединяется с анодом светоизлучающего устройства;

при этом первая активная область соответственно соединяется со второй активной областью и седьмой активной областью, вторая активная область соответственно соединяется с третьей активной областью и шестой активной областью, и четвертая активная область соответственно соединяется с третьей активной областью и пятой активной областью.

37. Подложка дисплея по п. 32, в которой полупроводниковые слои смежных субпикселей симметричны друг другу в направлении прохождения затворных шин.

38. Подложка дисплея по п. 32, в которой существует по меньшей мере одна зона, содержащая 2*2 субпикселей, форма полупроводникового слоя в первом субпикселе в одной строке является такой же, что и форма полупроводникового слоя во втором субпикселе в другой строке, и форма полупроводникового слоя во втором субпикселе в одной строке является такой же, что и форма полупроводникового слоя в первом субпикселе в другой строке.

39. Подложка дисплея по п. 32, в которой полупроводниковый слой содержит третью соединительную часть, причем полупроводниковый слой по меньшей мере в одном субпикселе соединяется с полупроводниковым слоем в смежном субпикселе в направлении прохождения затворных шин через третью соединительную часть.

40. Подложка дисплея по п. 39, в которой третья соединительная часть соединяется с активной областью пятого транзистора.

41. Подложка дисплея по п. 39, в которой между ортогональной проекцией третьей соединительной части на базовую подложку и ортогональной проекцией шин электропитания на базовую подложку существует зона перекрытия.

42. Подложка дисплея по п. 39, в которой в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечиваются двенадцатые сквозные отверстия, обеспечивающие доступ к третьей соединительной части, причем шины электропитания соединяются с третьей соединительной частью через двенадцатые сквозные отверстия.

43. Подложка дисплея по п. 39, в которой

существует по меньшей мере одна зона, содержащая 2*4 субпикселей, причем в одной строке полупроводниковый слой в первом субпикселе отсоединен от полупроводникового слоя во втором субпикселе, полупроводниковый слой во втором субпикселе и полупроводниковый слой в третьем субпикселе соединяются друг с другом через третью соединительную часть, и полупроводниковый слой в третьем субпикселе отсоединен от полупроводникового слоя в четвертом субпикселе; а

в другой строке полупроводниковый слой в первом субпикселе и полупроводниковый слой во втором субпикселе соединяются друг с другом через третью соединительную часть, полупроводниковый слой во втором субпикселе отсоединен от полупроводникового слоя в третьем субпикселе, и полупроводниковый слой в третьем субпикселе и полупроводниковый слой в четвертом субпикселе соединяются друг с другом через третью соединительную часть.

44. Подложка дисплея по любому из пп. 1-43, в которой

в направлении прохождения линий передачи данных линия передачи данных содержит множество сублиний передачи данных, соединенных последовательно; и

существует по меньшей мере один субпиксель, так что две сублинии передачи данных располагаются между указанным субпикселем и смежным субпикселем в направлении прохождения затворных шин.

45. Подложка дисплея по п. 44, в которой указанные две сублинии передачи данных параллельны друг другу.

46. Подложка дисплея по п. 44, в которой по меньшей мере в одном субпикселе в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечиваются восьмые сквозные отверстия, обеспечивающие доступ к полупроводниковому слою, в четвертом изоляционном слое обеспечиваются третьи сквозные отверстия, обеспечивающие доступ к первому выводу четвертого транзистора, линия передачи данных соединяется с первым выводом четвертого транзистора через третье сквозное отверстие, и первый вывод четвертого транзистора соединяется с полупроводниковым слоем через восьмое сквозное отверстие.

47. Подложка дисплея по п. 46, в которой в направлении прохождения затворных шин восьмые сквозные отверстия смежных субпикселей симметричны друг другу.

48. Подложка дисплея по п. 44, в которой линии передачи данных располагаются на третьем проводящем слое, а шины электропитания располагаются на третьем проводящем слое.

49. Подложка дисплея по п. 44, в которой линии передачи данных располагаются на четвертом проводящем слое, и шины электропитания располагаются на третьем проводящем слое или на четвертом проводящем слое.

50. Подложка дисплея по п. 44, в которой по меньшей мере в одном столбце субпикселей линия передачи данных содержит первую сублинию передачи данных и вторую сублинию передачи данных, которые располагаются с двух сторон столбца субпикселей соответственно.

51. Подложка дисплея по п. 50, в которой шина электропитания располагается между первой сублинией передачи данных и второй сублинией передачи данных.

52. Подложка дисплея по любому из пп. 1-51, в которой пиксельные структуры смежных субпикселей симметричны друг другу в направлении прохождения затворных шин.

53. Подложка дисплея по п. 52, в которой существует по меньшей мере одна зона, содержащая 2*2 субпикселей, в которой пиксельная структура первого субпикселя в одной строке является такой же, что и пиксельная структура второго субпикселя в другой строке, и пиксельная структура второго субпикселя в одной строке является такой же, что и пиксельная структура первого субпикселя в другой строке.

54. Подложка дисплея по любому из пп. 1-53, дополнительно содержащая линию сигнала сброса, линию управления светоизлучением и линию сигнала инициирования;

при этом полупроводниковый слой содержит по меньшей мере активные области множества транзисторов, первый проводящий слой содержит по меньшей мере затворную шину, линию управления светоизлучением, линию сигнала сброса, первый электрод накопительного конденсатора и электроды затвора множества транзисторов, и второй проводящий слой содержит по меньшей мере линию сигнала инициирования и второй электрод накопительного конденсатора;

причем третий проводящий слой содержит по меньшей мере электроды истока и стока множества транзисторов, и четвертый проводящий слой содержит по меньшей мере линию передачи данных и шину электропитания.

55. Подложка дисплея по п. 54, в которой

по меньшей мере один субпиксель содержит первую область, вторую область и третью область, которые располагаются последовательно в направлении прохождения линии передачи данных;

при этом затворная шина, линия сигнала инициирования и линия сигнала сброса располагаются в первой области, первый электрод и второй электрод накопительного конденсатора располагаются во второй области, и линия управления светоизлучением располагается в третьей области.

56. Подложка дисплея по п. 54, в которой

второй проводящий слой дополнительно содержит экранный электрод, причем по меньшей мере в одном субпикселе между ортогональной проекцией экранного электрода на базовую подложку и ортогональной проекцией шин электропитания на базовую подложку существует зона перекрытия.

57. Подложка дисплея по п. 56, в которой шина электропитания соединяется с экранным электродом через сквозное отверстие.

58. Подложка дисплея по п. 56, в которой экранный электрод располагается между затворной шиной и линией сигнала сброса в направлении прохождения линий передачи данных.

59. Подложка дисплея по п. 56, в которой экранный электрод содержит первую часть, проходящую в направлении прохождения затворных шин, и вторую часть, проходящую в направлении прохождения линий передачи данных, и конец первой части, ближний ко второй части, соединяется с концом второй части, ближним к первой части.

60. Подложка дисплея по п. 59, в которой

первый проводящий слой дополнительно содержит блок затвора, проходящий в направлении прохождения линий передачи данных, и блок затвора соединяется с затворной шиной;

причем в направлении прохождения линий передачи данных блок затвора и вторая часть экранного электрода имеют зоны, расположенные между ними напротив друг друга.

61. Подложка дисплея по п. 54, в которой электроды истока и стока множества транзисторов содержат первый вывод второго транзистора, во втором изоляционном слое и третьем изоляционном слое обеспечиваются седьмые сквозные отверстия, обеспечивающие доступ к первому электроду накопительного конденсатора, в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечиваются девятые сквозные отверстия, обеспечивающие доступ к активной области второго транзистора, один конец первого вывода второго транзистора соединяется с первым электродом накопительного конденсатора через седьмое сквозное отверстие, а другой конец первого вывода второго транзистора соединяется с активной областью второго транзистора через девятое сквозное отверстие.

62. Подложка дисплея по п. 61, в которой между ортогональной проекцией первого вывода второго транзистора на базовую подложку и ортогональной проекцией затворной шины на базовую подложку существует зона перекрытия, а между ортогональной проекцией первого вывода второго транзистора на базовую подложку и ортогональными проекциями линии управления светоизлучением, линии сигнала сброса и линии сигнала инициирования на базовую подложку не существует зоны перекрытия.

63. Подложка дисплея по п. 54, в которой электроды истока и стока множества транзисторов содержат первый вывод первого транзистора, в третьем изоляционном слое обеспечиваются шестые сквозные отверстия, обеспечивающие доступ к линии сигнала инициирования, в первом изоляционном слое, втором изоляционном слое и третьем изоляционном слое обеспечиваются десятые сквозные отверстия, обеспечивающие доступ к активной области первого транзистора, один конец первого вывода первого транзистора соединяется с линией сигнала инициирования через шестое сквозное отверстие, а другой конец первого вывода первого транзистора соединяется с активной областью первого транзистора через десятое сквозное отверстие.

64. Подложка дисплея по п. 63, в которой между ортогональной проекцией первого вывода первого транзистора на базовую подложку и ортогональной проекцией линии сигнала сброса на базовую подложку существует зона перекрытия, а между ортогональной проекцией первого вывода первого транзистора на базовую подложку и ортогональными проекциями затворной шины и линии управления светоизлучением на базовую подложку не существует зоны перекрытия.

65. Подложка дисплея по п. 54, дополнительно содержащая пятый изоляционный слой, расположенный на четвертом проводящем слое, и пятый проводящий слой, расположенный на пятом изоляционном слое; четвертый проводящий слой дополнительно содержит соединительный электрод, и электроды истока и стока множества транзисторов содержат второй вывод шестого транзистора; в четвертом изоляционном слое обеспечиваются четвертые сквозные отверстия, обеспечивающие доступ ко второму выводу шестого транзистора, в пятом изоляционном слое обеспечиваются пятые сквозные отверстия, обеспечивающие доступ к соединительному электроду, соединительный электрод соединяется со вторым выводом шестого транзистора через четвертое сквозное отверстие, и пятый проводящий слой соединяется с соединительным электродом через пятое сквозное отверстие.

66. Подложка дисплея по п. 65, в которой между ортогональной проекцией соединительного электрода на базовую подложку и ортогональной проекцией первого вывода второго транзистора на базовую подложку существует зона перекрытия.

67. Подложка дисплея по п. 54, в которой по меньшей мере один субпиксель содержит по меньшей мере:

первое сквозное отверстие, обеспечивающее доступ к первому выводу пятого транзистора, причем первое сквозное отверстие выполнено с возможностью соединения первого вывода пятого транзистора с шиной электропитания;

второе сквозное отверстие, обеспечивающее доступ ко второму электроду накопительного конденсатора, причем второе сквозное отверстие выполнено с возможностью соединения второго электрода с первым выводом пятого транзистора;

третье сквозное отверстие, обеспечивающее доступ к первому выводу четвертого транзистора, причем третье сквозное отверстие выполнено с возможностью соединения первого вывода четвертого транзистора с линией передачи данных;

четвертое сквозное отверстие, обеспечивающее доступ ко второму выводу шестого транзистора, причем четвертое сквозное отверстие выполнено с возможностью соединения второго вывода шестого транзистора с соединительным электродом;

пятое сквозное отверстие, обеспечивающее доступ к соединительному электроду, причем пятое сквозное отверстие выполнено с возможностью соединения соединительного электрода с анодом пятого проводящего слоя;

шестое сквозное отверстие, обеспечивающее доступ к линии сигнала инициирования, причем шестое сквозное отверстие выполнено с возможностью соединения линии сигнала инициирования с первым выводом первого транзистора;

седьмое сквозное отверстие, обеспечивающее доступ к первому электроду накопительного конденсатора, причем седьмое сквозное отверстие выполнено с возможностью соединения первого электрода с первым выводом второго транзистора;

восьмое сквозное отверстие, обеспечивающее доступ к активной области четвертого транзистора, причем восьмое сквозное отверстие выполнено с возможностью соединения активной области четвертого транзистора с первым выводом четвертого транзистора;

девятое сквозное отверстие, обеспечивающее доступ к активной области второго транзистора, причем девятое сквозное отверстие выполнено с возможностью соединения активной области второго транзистора с первым выводом второго транзистора; и

десятое сквозное отверстие, обеспечивающее доступ к активной области первого транзистора, причем десятое сквозное отверстие выполнено с возможностью соединения активной области первого транзистора с первым выводом первого транзистора.

68. Подложка дисплея по п. 54, в которой по меньшей мере один субпиксель содержит по меньшей мере:

одиннадцатое сквозное отверстие, обеспечивающее доступ ко второму электроду накопительного конденсатора, причем одиннадцатое сквозное отверстие выполнено с возможностью соединения второго электрода с шиной электропитания; и

двенадцатое сквозное отверстие, обеспечивающее доступ к третьей соединительной части, причем двенадцатое сквозное отверстие выполнено с возможностью соединения третьей соединительной части с шиной электропитания.

69. Устройство дисплея, содержащее подложку дисплея по любому из пп. 1-68.

70. Способ изготовления подложки дисплея для изготовления подложки дисплея по любому из пп. 1-69, причем

подложка дисплея содержит в плоскости, параллельной подложке дисплея, затворные шины, линии передачи данных, шины электропитания и множество субпикселей, расположенных на базовой подложке, причем по меньшей мере один субпиксель содержит светоизлучающее устройство и схему управления, выполненную с возможностью управления светоизлучающим устройством для излучения света, и схема управления содержит множество транзисторов и накопительный конденсатор;

при этом способ содержит этапы, на которых

обеспечивают базовую подложку; и

формируют на базовой подложке множество функциональных слоев, причем множество функциональных слоев содержат полупроводниковый слой, первый проводящий слой, второй проводящий слой, третий проводящий слой и четвертый проводящий слой, располагающиеся последовательно, первый изоляционный слой, второй изоляционный слой, третий изоляционный слой и четвертый изоляционный слой, располагающиеся соответственно между множеством функциональных слоев, причем в направлении прохождения затворных шин шины электропитания соединяются друг с другом по меньшей мере посредством одного функционального слоя.