МАЖОРИТАРНЫЙ МОДУЛЬ Российский патент 2023 года по МПК H03K19/23 G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (см., например, патент РФ 2700552, кл. H03K19/23, 2019г.), которые содержат элементы И, элементы ИЛИ и реализуют мажоритарную функцию семи аргументов – входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относится схемная сложность, обусловленная тем, что цена по Квайну схемы, в частности, упомянутого аналога равна 48.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2764709, кл. G06F7/57, 2022г.), который содержит элементы И, элементы ИЛИ и реализует мажоритарную функцию семи аргументов – входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 40.

Техническим результатом изобретения является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем восемь элементов И и девять элементов ИЛИ, первый, второй входы k-го () и первый вход m-го () элементов ИЛИ соединены соответственно с первым, вторым входами k-го и первым входом m-го элементов И, выходы k-ых элементов И, ИЛИ и второй вход девятого элемента ИЛИ подключены соответственно к первым входам ()-ых элементов ИЛИ, И и выходу четвертого элемента И, первые входы ()-ых элементов И, ИЛИ и первый вход третьего элемента ИЛИ соединены соответственно с вторыми входами ()-ых элементов ИЛИ, И и выходом девятого элемента ИЛИ, а первый, второй входы ()-го и первый вход m-го элементов ИЛИ подключены соответственно к ()-му, ()-му и ()-му входам мажоритарного модуля, особенность заключается в том, что второй, третий входы ()-го элемента И и второй, третий входы восьмого элемента ИЛИ соединены соответственно с выходами ()-го, m-го элементов ИЛИ и выходами седьмого, пятого элементов И, а второй вход ()-го, первый вход девятого элементов ИЛИ, второй вход и выход восьмого элемента И подключены соответственно к первому входу ()-го, выходу шестого элементов И, выходу восьмого элемента ИЛИ и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом третьего элемента И.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы И 1₁,…,1₈ и элементы ИЛИ 2₁,…,2₉, причем первый, второй входы элемента 2_k () и первый вход элемента 2_m () соединены соответственно с первым, вторым входами элемента 1_k и первым входом элемента 1_m, выходы элементов 1_k, 2_k и второй вход элемента 2₉ подключены соответственно к первым входам элементов 2_k+5, 1_k+5 и выходу элемента 1₄, первые входы элементов 1_m+2, 2_m+2 и первый вход элемента 2₃ соединены соответственно с вторыми входами элементов 2_9–m, 1_9–m и выходом элемента 2₉, второй, третий входы элемента 1_m+2 и второй, третий входы элемента 2₈ подключены соответственно к выходам элементов 2_m+2, 2_m и выходам элементов 1₇, 1₅, а первый вход элемента 2₉, второй вход элемента 2_m+2, второй вход и выход элемента 1₈ соединены соответственно с выходом элемента 1₆, первым входом элемента 1_9–m, выходом элемента 2₈ и выходом мажоритарного модуля, ()-й, ()-й, ()-й и седьмой входы которого подключены соответственно к первому, второму входам элемента 2_m–3, первому входу элемента 2_m и второму входу элемента 1₃.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый,…,седьмой входы подаются соответственно двоичные сигналы . На выходе предлагаемого модуля получим

,

где ∙, и есть соответственно символы операций И, ИЛИ и мажоритарная функция семи аргументов .

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов – входных двоичных сигналов, при этом схема предлагаемого мажоритарного модуля проще, чем у прототипа, поскольку ее цена по Квайну равна 37.

Изобретение относится к вычислительной технике. Технический результат - упрощение схемы мажоритарного модуля. Мажоритарный модуль, в котором первый, второй входы k-го () и первый вход m-го () элементов ИЛИ соединены соответственно с первым, вторым входами k-го и первым входом m-го элементов И, выходы k-х элементов И, ИЛИ и второй вход девятого элемента ИЛИ подключены соответственно к первым входам ()-х элементов ИЛИ, И и выходу четвертого элемента И, первые входы ()-х элементов И, ИЛИ и первый вход третьего элемента ИЛИ соединены соответственно с вторыми входами ()-х элементов ИЛИ, И и выходом девятого элемента ИЛИ, а первый, второй входы ()-го и первый вход m-го элементов ИЛИ подключены соответственно к ()-му, ()-му и ()-му входам мажоритарного модуля, второй, третий входы ()-го элемента И и второй, третий входы восьмого элемента ИЛИ соединены соответственно с выходами ()-го, m-го элементов ИЛИ и выходами седьмого, пятого элементов И, а второй вход ()-го, первый вход девятого элементов ИЛИ, второй вход и выход восьмого элемента И подключены соответственно к первому входу ()-го, выходу шестого элементов И, выходу восьмого элемента ИЛИ и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом третьего элемента И. 1 ил.

Мажоритарный модуль, содержащий восемь элементов И и девять элементов ИЛИ, причем первый, второй входы k-го () и первый вход m-го () элементов ИЛИ соединены соответственно с первым, вторым входами k-го и первым входом m-го элементов И, выходы k-х элементов И, ИЛИ и второй вход девятого элемента ИЛИ подключены соответственно к первым входам ()-х элементов ИЛИ, И и выходу четвертого элемента И, первые входы ()-х элементов И, ИЛИ и первый вход третьего элемента ИЛИ соединены соответственно с вторыми входами ()-х элементов ИЛИ, И и выходом девятого элемента ИЛИ, а первый, второй входы ()-го и первый вход m-го элементов ИЛИ подключены соответственно к ()-му, ()-му и ()-му входам мажоритарного модуля, отличающийся тем, что второй, третий входы ()-го элемента И и второй, третий входы восьмого элемента ИЛИ соединены соответственно с выходами ()-го, m-го элементов ИЛИ и выходами седьмого, пятого элементов И, а второй вход ()-го, первый вход девятого элементов ИЛИ, второй вход и выход восьмого элемента И подключены соответственно к первому входу ()-го, выходу шестого элементов И, выходу восьмого элемента ИЛИ и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом третьего элемента И.