МАЖОРИТАЛЬНЫЙ МОДУЛЬ Российский патент 2022 года по МПК H03K19/23 G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (см., например, патент РФ 2700552, кл. G06F 7/57, 2019 г.), которые содержат элементы «2И», элементы «2ИЛИ» и реализуют мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции девяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2665226, кл. G06F7/57, 2018 г.), который содержит элементы «2И», элементы «2ИЛИ» и реализует мажоритарную функцию девяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит 21 элемент «2ИЛИ» и 22 элемента «2И».

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем семнадцать элементов «2ИЛИ» и семнадцать элементов «2И», особенность заключается в том, что первый, второй входы семнадцатого и первый, второй входы i-го элементов «2И» соединены соответственно с выходами тринадцатого, семнадцатого и первым, вторым входами i-го элементов «2ИЛИ», первый, второй входы k-го и первый, второй входы (k+6)-то элементов «2ИЛИ» подключены соответственно к выходам (k+2)-го, (k+4)-го элементов «2ИЛИ» и выходам (k+2)-го, (k+4)-го элементов «2И», первый, второй входы четырнадцатого и первый вход (k+8)-го элементов «2ИЛИ» соединены соответственно с выходами седьмого, восьмого и выходом k-го элементов «2И», первый, второй входы четырнадцатого и второй вход (k+8)-го элементов «2И» подключены соответственно к выходам первого, второго и выходу (k+6)-го элементов «2ИЛИ», первый, второй входы одиннадцатого и первый, второй входы двенадцатого элементов «2ИЛИ» соединены соответственно с выходами девятого, десятого элементов «2ИЛИ» и выходами девятого, десятого элементов «2И», первый вход (k+14)-го элемента «2И» и выход (k+10)-го элемента «2ИЛИ» подключены соответственно к выходу (k+13)-го и второму входу (k+14)-го элементов «2И», второй вход (k+14)-го элемента «2ИЛИ» и выход (13-k)-го элемента «2И» соединены соответственно с выходом (k+13)-го и первым входом (k+14)-го элементов «2ИЛИ», первый, второй входы тринадцатого и первый вход семнадцатого элементов «2ИЛИ» подключены соответственно к выходам шестнадцатых элементов «2И», «2ИЛИ» и выходу тринадцатого элемента «2И», а первый, второй входы (k+2)-го, первый, второй входы (k+4)-го и второй вход семнадцатого элементов «2ИЛИ» подключены соответственно к (4×k-3)-му, (4×k-2)-му, (4×k-1)-му, (4×k)-му и девятому входам мажоритарного модуля, выходом которого является выход семнадцатого элемента «2И».

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы «2И» 1₁, …, 1₁₇ и элементы «2ИЛИ» 2₁, …, 1_17, причем первый, второй входы элемента 1₁₇ и первый, второй входы элемента 1_i, соединены соответственно с выходами элементов 2₁₃, 2₁₇ и первым, вторым входами элемента 2_i первый, второй входы элемента 2_k и первый, второй входы элемента 2_k+6 подключены соответственно к выходам элементов 2_k+2, 2_k+4 и 1_k+2, 1_k+4, первый, второй входы элемента 2₁₄ и первый вход элемента 2_k+8 соединены соответственно с выходами элементов 1₇, 1₈ и 1_k, первый, второй входы элемента 1₁₄ и второй вход элемента 1_k+8 подключены соответственно к выходам элементов 2₁, 2₂ и 2_k+6, первый, второй входы элемента 2₁₁ и первый, второй входы элемента 2₁₂ соединены соответственно с выходами элементов 2₉, 2₁₀ и 1₉, 1₁₀, первый вход элемента 1_k+14 и выход элемента 2_k+10 подключены соответственно к выходу элемента 1_k+13 и второму входу элемента 1_k+14, второй вход элемента 2_k+14 и выход элемента 1₁₃-_k соединены соответственно с выходом элемента 2_k+13 и первым входом элемента 2_k+14, первый, второй входы элемента 2₁₃ и первый вход элемента 2₁₇ подключены соответственно к выходам элементов 1₁₆, 2₁₆ и 1₁₃, а первый, второй входы элемента 2_k+2, первый, второй входы элемента 2_k+4 и второй вход элемента 2₁₇ подключены соответственно к (4×k-3)-му, (4×k-2)-му, (4×k-1)-му, (4×k)-му и девятому входам мажоритарного модуля, выходом которого является выход элемента 1₁₇.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, девятый входы подаются соответственно двоичные сигналы x_1, …, x₉ ∈ {0, l}. В представленных ниже табл. 1 и табл. 2 приведены соответственно значения внутренних сигналов y_1+r, y_2+r, y_3-r, y_4+r (r ∈ {0>4}) предлагаемого мажоритарного модуля, полученные для всех возможных наборов значений сигналов x_1+r,x_2+r,x_3+r,x_4+r, и значения его выходного сигнала Z, полученные для всех возможных наборов значений сигналов у₁, …, у₈, х₉.

Согласно табл. 1, табл. 2 имеем

где Maj(x_1, …, x₉) есть мажоритарная функция девяти аргументов х₁, …, х₉.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию девяти аргументов - входных двоичных сигналов и обладает меньшими по сравнению с прототипом аппаратурными затратами.

Изобретение относится к области вычислительной техники. Технический результат направлен на уменьшение аппаратных затрат при сохранении функциональных возможностей прототипа. Мажоритарный модуль, содержащий семнадцать элементов «2ИЛИ» и семнадцать элементов «2И», в котором первый, второй входы семнадцатого и первый, второй входы i-го элементов «2И» соединены соответственно с выходами тринадцатого, семнадцатого и первым, вторым входами i-го элементов «2ИЛИ», первый, второй входы k-го и первый, второй входы (k+6)-го элементов «2ИЛИ» подключены соответственно к выходам (k+2)-го, (k+4)-го элементов «2ИЛИ» и выходам (k+2)-го, (k+4)-го элементов «2И». 1 ил., 2 табл.

Мажоритарный модуль, содержащий семнадцать элементов «2ИЛИ» и семнадцать элементов «2И», отличающийся тем, что первый, второй входы семнадцатого и первый, второй входы i-го элементов «2И» соединены соответственно с выходами тринадцатого, семнадцатого и первым, вторым входами i-го элементов «2ИЛИ», первый, второй входы k-го и первый, второй входы (k+6)-го элементов «2ИЛИ» подключены соответственно к выходам (k+2)-го, (k+4)-го элементов «2ИЛИ» и выходам (k+2)-го, (k+4)-го элементов «2И», первый, второй входы четырнадцатого и первый вход (k+8)-го элементов «2ИЛИ» соединены соответственно с выходами седьмого, восьмого и выходом k-го элементов «2И», первый, второй входы четырнадцатого и второй вход (k+8)-го элементов «2И» подключены соответственно к выходам первого, второго и выходу (k+6)-го элементов «2ИЛИ», первый, второй входы одиннадцатого и первый, второй входы двенадцатого элементов «2ИЛИ» соединены соответственно с выходами девятого, десятого элементов «2ИЛИ» и выходами девятого, десятого элементов «2И», первый вход (k+14)-го элемента «2И» и выход (k+10)-го элемента «2ИЛИ» подключены соответственно к выходу (k+13)-го и второму входу (k+14)-го элементов «2И», второй вход (k+14)-го элемента «2ИЛИ» и выход (13-k)-го элемента «2И» соединены соответственно с выходом (k+13)-го и первым входом (k+14)-го элементов «2ИЛИ», первый, второй входы тринадцатого и первый вход семнадцатого элементов «2ИЛИ» подключены соответственно к выходам шестнадцатых элементов «2И», «2ИЛИ» и выходу тринадцатого элемента «2И», а первый, второй входы (k+2)-го, первый, второй входы (k+4)-го и второй вход семнадцатого элементов «2ИЛИ» подключены соответственно к (4×k-3)-му, (4×k-2)-му, (4×k-1)-му, (4×k)-му и девятому входам мажоритарного модуля, выходом которого является выход семнадцатого элемента «2И».