МАЖОРИТАРНЫЙ МОДУЛЬ Российский патент 2023 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули [1,2], которые содержат мажоритарные элементы и реализуют мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции одиннадцати аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль [3], который содержит два элемента исключающее ИЛИ, четыре мажоритарных элемента и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции одиннадцати аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации мажоритарной функции одиннадцати аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем два элемента исключающее ИЛИ и четыре мажоритарных элемента, i-й () вход j-го () мажоритарного элемента и i-й вход мажоритарного модуля соединены соответственно с i-ым входом j-го элемента исключающее ИЛИ и i-ым входом первого мажоритарного элемента, особенность заключается в том, что в него дополнительно введены четыре элемента исключающее ИЛИ, пять мажоритарных элементов и два элемента НЕ, i-й вход k-го (), второй вход ()-го и выход j-го мажоритарных элементов соединены соответственно с i-ым входом k-го элемента исключающее ИЛИ, выходом ()-го и первым входом ()-го мажоритарных элементов, третий вход и выход ()-го мажоритарного элемента, вход и выход j-го элемента НЕ соединены соответственно с выходом ()-го и ()-ым входом девятого мажоритарных элементов, выходом j-го и вторым входом ()-го элементов исключающее ИЛИ, первый, третий входы ()-го и второй вход ()-го мажоритарных элементов соединены соответственно с выходами ()-го, ()-го и выходом j-го элементов исключающее ИЛИ, а i-й вход второго, второй вход седьмого и первый, третий входы ()-го мажоритарных элементов соединены соответственно с ()-ым, одиннадцатым и ()-ым, ()-ым входами мажоритарного модуля, выход которого соединен с выходом девятого мажоритарного элемента.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы исключающее ИЛИ 1₁,…,1₆, мажоритарные элементы 2₁,…,2₉ и элементы НЕ 3₁, 3₂, причем i-й () вход и выход элемента 2_j () соединены соответственно с i-ым входом элемента 1_j и первым входом элемента 2_j+4, i-й вход элемента 2_k () и второй вход элемента 2_j+7 подключены соответственно к i-му входу элемента 1_k и выходу элемента 2_j+6, третий вход и выход элемента 2_j+4, вход и выход элемента 3_j соединены соответственно с выходом элемента 2_j+2 и ()-ым входом элемента 2₉, выходом элемента 1_j и вторым входом элемента 1_j+2, первый, третий входы элемента 2_j+6 и второй вход элемента 2_j+4 подключены соответственно к выходам элементов 1_2×j+1, 1_2×j+2 и выходу элемента 1_j, а i-й вход элемента 2₁, i-й вход элемента 2₂, второй вход элемента 2₇ и первый, третий входы элемента 2_j+2 соединены соответственно с i-ым, ()-ым, одиннадцатым и ()-ым, ()-ым входами мажоритарного модуля, выход которого подключен к выходу элемента 2₉.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый,…,одиннадцатый входы подаются соответственно двоичные сигналы . На выходах элементов 1_m (), 2_n () имеем

где - сигналы на их i-ых входах. В представленных ниже табл.1 и табл.2 приведены соответственно значения внутренних сигналов () предлагаемого мажоритарного модуля, полученные с учетом (1), (2) для всех возможных наборов значений сигналов , и значения его выходного сигнала Z, полученные с учетом (2) для всех возможных наборов значений сигналов .

Таблица 1 00000 001 10000 010 00001 010 10001 011 00010 010 10010 011 00011 011 10011 100 00100 010 10100 011 00101 011 10101 100 00110 011 10110 100 00111 100 10111 101 01000 010 11000 011 01001 011 11001 100 01010 011 11010 100 01011 100 11011 101 01100 011 11100 100 01101 100 11101 101 01110 100 11110 101 01111 101 11111 110

Таблица 2 0 001 001 0 1 001 001 0 0 001 010 0 1 001 010 0 0 001 011 0 1 001 011 0 0 001 100 0 1 001 100 0 0 001 101 0 1 001 101 0 0 001 110 0 1 001 110 1 0 010 001 0 1 010 001 0 0 010 010 0 1 010 010 0 0 010 011 0 1 010 011 0 0 010 100 0 1 010 100 0 0 010 101 0 1 010 101 1 0 010 110 1 1 010 110 1 0 011 001 0 1 011 001 0 0 011 010 0 1 011 010 0 0 011 011 0 1 011 011 0 0 011 100 0 1 011 100 1 0 011 101 1 1 011 101 1 0 011 110 1 1 011 110 1 0 100 001 0 1 100 001 0 0 100 010 0 1 100 010 0 0 100 011 0 1 100 011 1 0 100 100 1 1 100 100 1 0 100 101 1 1 100 101 1 0 100 110 1 1 100 110 1 0 101 001 0 1 101 001 0 0 101 010 0 1 101 010 1 0 101 011 1 1 101 011 1 0 101 100 1 1 101 100 1 0 101 101 1 1 101 101 1 0 101 110 1 1 101 110 1 0 110 001 0 1 110 001 1 0 110 010 1 1 110 010 1 0 110 011 1 1 110 011 1 0 110 100 1 1 110 100 1 0 110 101 1 1 110 101 1 0 110 110 1 1 110 110 1

Согласно данным, приведенным в табл.1, табл.2, имеем

,

где есть мажоритарная функция одиннадцати аргументов .

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует мажоритарную функцию одиннадцати аргументов - входных двоичных сигналов.

Источники информации:

1. Патент РФ 2700554, кл. H03K19/23, 2019 г.

2. Патент РФ 2757819, кл. H03K19/23, 2021 г.

3. Патент РФ 2747107, кл. G06F7/57, 2021 г.

Мажоритарный модуль предназначен для реализации мажоритарной функции, аргументами которой являются входные двоичные сигналы, и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации. Мажоритарный модуль содержит шесть элементов исключающее ИЛИ (1₁,…,1₆), девять мажоритарных элементов (2₁,…,2₉) и два элемента НЕ (3₁, 3₂). За счет этих элементов и новой схемы их соединения обеспечивается реализация указанной функции для одиннадцати аргументов. В результате расширены функциональные возможности мажоритарного модуля. 1 ил., 2 табл.

Мажоритарный модуль, содержащий два элемента исключающее ИЛИ и четыре мажоритарных элемента, причем i-й () вход j-го () мажоритарного элемента и i-й вход мажоритарного модуля соединены соответственно с i-м входом j-го элемента исключающее ИЛИ и i-м входом первого мажоритарного элемента, отличающийся тем, что в него дополнительно введены четыре элемента исключающее ИЛИ, пять мажоритарных элементов и два элемента НЕ, i-й вход k-го (), второй вход -го и выход j-го мажоритарных элементов соединены соответственно с i-м входом k-го элемента исключающее ИЛИ, выходом ()-го и первым входом ()-го мажоритарных элементов, третий вход и выход ()-го мажоритарного элемента, вход и выход j-го элемента НЕ соединены соответственно с выходом ()-го и -м входом девятого мажоритарных элементов, выходом j-го и вторым входом ()-го элементов исключающее ИЛИ, первый, третий входы ()-го и второй вход ()-го мажоритарных элементов соединены соответственно с выходами -го, ()-го и выходом j-го элементов исключающее ИЛИ, а i-й вход второго, второй вход седьмого и первый, третий входы ()-го мажоритарных элементов соединены соответственно с ()-м, одиннадцатым и ()-м, ()-м входами мажоритарного модуля, выход которого соединен с выходом девятого мажоритарного элемента.