Малошумящий источник опорного напряжения Российский патент 2024 года по МПК H01L27/00 G05F3/02 

Изобретение относится к области электроники и может быть применено в составе микросхем аналогово-цифровых и цифро-аналоговых преобразователей, аппаратуры радиосвязи и радиолокации, высокоточной измерительной аппаратуры, работающей в широком температурном диапазоне, требующей наличия прецизионных источников опорного напряжения с низким уровнем низкочастотных фликкер-шумов.

Известно, что типовым блоком для построения большинства цифровых и аналоговых систем по-прежнему остаются источники опорного напряжения (ИОН). В некоторых приложениях, таких как аналогово-цифровые и цифро-аналоговые преобразователи (АЦП и ЦАП), точность и шумовые характеристики ИОН зачастую оказываются решающими для производительности всей системы. Следует также отметить, что низкочастотные фликкер-шумы достаточно плохо поддаются фильтрации и значительно понизить их уровень получается только с использованием схемотехнических решений на биполярных транзисторах [1]. Получение низкого уровня низкочастотных фликкер-шумов и приемлемого технологического разброса для комплементарных металл-оксид-полупроводниковых (КМОП) устройств представляет весьма сложную задачу, которая зачастую приводит разработчиков к необходимости значительного увеличения площадей транзисторов.

Повсеместная цифровизация всех областей человеческой деятельности достаточно быстро привела к доминированию на рынке современных технологических процессов, ориентированных на производство КМОП. Ключевую роль здесь сыграли энергоэффективность цифровых схем на КМОП в сравнении с их биполярными аналогами, а также масштабируемость КМОП-процессов, что позволило значительно увеличить плотность упаковки цифровых элементов в схемах.

Необходимость использования всех типов транзисторов достаточно быстро привела к возникновению БиКМОП-технологий изготовления интегральных микросхем с использованием биполярных и КМОП-транзисторов на одном кристалле. Однако, получение приемлемых характеристик биполярных транзисторов с одновременным уменьшением технологической нормы по-прежнему остается нетривиальной задачей. Зачастую в данных технологиях лучшие характеристики имеют полевые транзисторы, что заставляет разработчиков использовать именно их для построения аналоговых схем.

Уменьшение фликкер-шумов КМОП-приборов путем увеличения их топологических размеров частично улучшает ситуацию [1], однако, размеры устройств становятся непригодными для их интеграции в сверхбольшие интегральные схемы (СБИС), и выигрыш от такого подхода в области низкочастотных шумов оказывается несущественным.

Достаточно интересным и популярным подходом к разработке малошумящих ИОН с использованием КМОП-приборов являются так называемые чопперные (chopper, прерыватель) решения [5,6,7]. Зарекомендовавшая себя технология устранения смещения нуля операционных усилителей [8] постепенно стала использоваться для уменьшения шумов ИОН [6,7]. Основная идея данной технологии заключается в стабилизации прерыванием. Входной сигнал коммутируется с определенной частотой, а на выходе происходит его обратное восстановление. Данный подход позволяет устранять эффекты несоответствия (mismatch-эффекты) внутренних приборов усилителя, а также уменьшать низкочастотные шумы схемы. Недостатком данной техники необходимо отметить высокие предъявляемые требования к топологии схемы. Наличие коммутируемых приборов, ключей, паразитных емкостей между сигнальными линиями, необходимость строгого соблюдения фазовых соотношений в применяемых режекторных фильтрах, превращают проектирование устройств с применением данной техники прерываний в достаточно трудоемкий процесс.

В настоящий момент классическим подходом к разработке ИОН является использование биполярных транзисторов в его ядре с последующей схемой компенсации температурной зависимости, выполненной на операционных усилителях и токовых зеркалах с использованием исключительно КМОП-приборов [1-4]. Типовая схема приведена на фиг.1. Данный подход приводит к достаточно высоким уровням низкочастотных шумов, поскольку введение КМОП-приборов увеличивает общий уровень низкочастотного шума схемы. Тем не менее, большая часть эталонных источников напряжения в интегральном исполнении разрабатывается именно по схеме на фиг.1, поскольку позволяет легко получать приемлемые характеристики в приложениях, нетребовательных к низкочастотным шумам. Фильтрация высокочастотных шумов обычно осуществляется при помощи, подключаемой к микросхеме, внешней емкости.

Формирование опорного напряжения в классическом варианте исполнения источника опорного напряжения происходит согласно описанной ниже схеме. Напряжение база-эмиттер V_BE биполярных транзисторов или, в более общем случае, прямое напряжение диода с pn - переходом имеет отрицательный температурный коэффициент. Ток коллектора биполярного устройства равен

где V_T=kT/q - тепловое напряжение, k=1.38⋅10^-23 Дж/К - постоянная Больцмана, Т - температура в Кельвинах, q=-1.6⋅10^-19 Кл - заряд электрона [1]. Ток насыщения равен

где E_g ≈ 1.12 эВ - ширина запрещенной зоны кремния m ≈ - 3/2 -степень зависимости от температуры, зависящая от технологии производства, b - некоторый коэффициент пропорциональности, зависящий от технологии производства. Напряжение база-эмиттер V_BE имеет вид:

Первая частная производная по температуре от напряжения база-эмиттер V_BE явно показывает отрицательный температурный коэффициент:

При имеем В старых биполярных технологиях

С другой стороны, [10] разница напряжений база-эмиттер двух биполярных транзисторов может иметь положительный температурный коэффициент. Пусть имеются два биполярных транзистора, которые работают при неравных плотностях тока. Плотность тока определяется как отношение тока коллектора I_C и тока насыщения I_S. Пусть два топологически идентичных транзистора имеют разные токи коллекторов I_C1 и I_C2=nI_C1, где n некоторый коэффициент пропорциональности. Учитывая, что токи насыщения данных транзисторов идентичны I_S1=I_S2=I_S. Тогда разница между их напряжениями база-эмиттер прямо пропорциональна абсолютной температуре

Первая частная производная показывает положительный температурный коэффициент

С полученными выше отрицательными и положительными температурными коэффициентами становится возможным разработать ИОН с номинально нулевым температурным коэффициентом. Обозначим эталонное напряжение с близким к нулю температурным коэффициентом на выходе ИОН как V_REF. Для получения близкого к нулю температурного коэффициента достаточно сформировать эталонное напряжение

где - разность между напряжениями база-эмиттер двух биполярных транзисторов, работающих при разных плотностях тока, а α₁ и α₂ некоторые коэффициенты масштабирования, которые необходимо сформировать, для выполнения предыдущего равенства.

Поскольку при комнатной температуре тогда как полагая α₁=1 и выбирая так, чтобы то есть становится возможным получить нулевой температурный коэффициент, при котором эталонное напряжение V_REF равно:

Классической схемой для реализации данного принципа является схема представленная на фиг.1 [1], где M₁, M₂, M₃ - одинаковые полевые транзисторы, Q₁, Q₂ - одинаковые биполярные транзисторы с площадями эмиттеров А, а транзистор Q₃ имеет в n раз большую площадь эмиттера nA, чем Q₁, Q₂, V_DD - напряжение питания. Формируемое опорное напряжение равно: где V_BE3 - напряжение база-эмиттер биполярного транзистора Q₃, R₂ и R₁ - резисторы 1 и 2 с температурным коэффициентом наиболее близким к нулю. Здесь и далее в зависимости от контекста будем подразумевать под R_i как наименование i-того резистора на схеме, так и номинал этого резистора в случае употребления данного обозначения в формульных выражениях.

В данной схеме операционный усилитель (ОУ) из-за большого коэффициента усиления приравнивает напряжения в узлах X и Y, устанавливая необходимое напряжение на затворах транзисторов М₁ и М₂. Разница напряжений где V_BE1 - напряжение база-эмиттер транзистора Q₁, a V_BE3 - напряжение база-эмиттер транзистора Q₃ приводит к протеканию через резистор R₁ тока с положительным температурным коэффициентом. Транзисторы M₁, M₂, M₃ представляют собой классическое токовое зеркало, с коэффициентом передачи, равным единице в следствие идентичности транзисторов M₁, M₂, M₃. Таким образом, токи стоков транзисторов М₁,М₂,М₃ оказываются равными, I_D1=I_D2=I_D3. Как следствие этого ток стока транзистора М₃ также имеет положительный температурный коэффициент. Проходя через резистор R₂, ток стока I_D3 транзистора М_{3 формирует напряжение на резисторе R2, которое увеличивается с ростом температуры. Поскольку напряжение база-эмиттер VBE2 транзистора Q2 имеет отрицательную температурную зависимость, путем подбора номинала резистора R2.становится возможным сформировать эталонное напряжение VREF, которое имеет нулевой температурный коэффициент.}

Наиболее близким по совокупности признаков является устройство, выполненное полностью на биполярных транзисторах [9], того же назначения, что и предлагаемое. Схема устройства прототипа приведена на фиг.2. В качестве основного усилителя в схеме используется инвертирующий каскад с общим эмиттером (ОЭ), выполненный на биполярном npn транзисторе Q₃. Между базой и коллектором данного каскада добавлена стабилизирующая емкость C_m1, повышающая запас по фазе всей схемы и предотвращающая нежелательные колебания во внутренних ее цепях. Все pnp транзисторы Q₄ - Q₈ в верхней части схемы представляют собой классическое токовое зеркало, которое повторяет ток коллектора транзистора Q₃. Резисторы R₂ - R₆, добавленные со стороны эмиттеров pnp транзисторов Q₄ - Q₈, позволяют повысить линейность токового зеркала. За счет обратной связи в цепи: коллектор транзистора Q₃ - токовое зеркало Q₅ - Q₇ - цепь коллектора транзистора Q₂ - база транзистора Q₁, напряжение коллектор-эмиттер транзистора Q₁, совпадающее с напряжением база-эмиттер транзистора Q₃, устанавливается таким, что токи коллекторов транзисторов Q₁ и Q₂ становятся практически одинаковыми. Напряжение питания схемы обозначено как V_CC. Поскольку базы транзисторов Q₁ и Q₂ электрически соединены, то выполняется равенство

где V_BE1 - напряжение база-эмиттер транзистора Q₁, V_BE2 - напряжение база-эмиттер транзистора Q₂, I_C2 - ток коллектора транзистора Q₂, R₁I_C2 - напряжение на резисторе R₁. Учитывая, что в устройстве прототипе площадь эмиттера Q₂ в четыре раза больше, чем у транзистора Q₁, напряжение на резисторе R₁ равно

тогда ток через резистор R₁ и как следствие ток коллектора I_C2 равны

Из последнего выражения видно, что сформированный схемой прототипом ток имеет положительный температурный коэффициент, поскольку частная производная тока коллектора I_C2 по температуре Т оказывается положительной

Ток, сформированный схемой прототипом, оказывается пропорциональным абсолютной температуре (proportional to absolute temperature, PTAT) и обозначен на фиг. 2 как I_PTAT. Данный ток оказывается достаточным для формирования выходного эталонного напряжения V_REF с нулевым температурным коэффициентом. Достаточно пропустить его через биполярный транзистор с последовательно включенным резистором, аналогично выходному каскаду, состоящему из R₂ и Q₂ на фиг.1.

Наличие трудно воспроизводимого при изготовлении выходного каскада, не отвечающего современным требованиям согласования элементов, при производстве препятствует применению данного решения в современных технологических процессах.

Задача, на решение которой направлено данное изобретение, заключается в создании воспроизводимого на современных технологических КМОП-процессах малошумящего эталонного источника опорного напряжения.

Технический результат заключается в возможности значительной компенсации нелинейности температурного коэффициента в расширенном температурном диапазоне, расширении диапазона питающих напряжений, в стабильности запуска схемы, достижении низкого уровня низкочастотных фликкер-шумов.

Технический результат достигается тем, что малошумящий источник опорного напряжения, содержащий основной усилительный каскад с общим эмиттером 1, выполненный на npn транзисторе Q₀, подключенный к основному токовому зеркалу 3, выполненному на биполярных pnp транзисторах Q₇, Q₈, Q₁₀, Q₁₂ с объединенными базами, токи которых, установленные за счет основного усилительного каскада 1, формирующего напряжение V_bp на их базах, поступают на коллекторы двух npn биполярных транзисторов Q₁ и Q₂ в левой и правой ветвях токового зеркала 5 и 4, соответственно, базы которых объединены, в правой ветви токового зеркала 4 выполнен в диодном включении и соединен со стороны эмиттера с первым контактом не зависящего от температуры резистора R₄, а транзистор Q₁ в левой ветви токового зеркала 5 включен по схеме каскада с общим эмиттером и своим коллектором подключен к базе основного усилительного каскада с общим эмиттером 1 транзистора Q₀, между базой и коллектором которого расположена стабилизирующая емкость C₁, формируя, убывающие с ростом температуры, напряжения база-эмиттер транзисторов Q₁ и Q₂, за счет разных плотностей токов, обусловленных несовпадающими площадями эмиттеров транзисторов Q₁ и Q₂, разница напряжений база-эмиттер которых растет с ростом температуры, формируя на резисторе R₄ ток, пропорциональный абсолютной температуре, который проходя через основное токовое зеркало 3 через транзисторы Q₈, Q₇, повторяется на транзисторе Q₁₂ и формирует пропорциональный абсолютной температуре ток I_PTAT на коллекторе транзистора Q₁₂, при этом эмиттером транзистор Q₁ соединяют с сетью VSS, а резистор R₄ вторым контактом соединяют с сетью VSS, основной усилительный каскад с общим эмиттером 1, подключают эмиттером транзистора Q₀ к потенциалу земли VSS, согласно изобретению, база транзистора Q₀ содержит резистор R₃, последовательно подключенный с емкостью С₁, а напряжение на коллекторе транзистора Q₀ фиксируют, подключенным к коллектору транзистора Q₀, эмиттером биполярного npn транзистора Q₄, с напряжением смещения базы V_d, включенным по типу эмиттерного повторителя, базой Q₄ соединен с блоком запуска 9, а коллектором соединяют с емкостью С₁, основное токовое зеркало 3 выполнено в каскадном исполнении с добавлением pnp биполярных транзисторов Q₆, Q₉, Q₁₁, Q₁₃ с объединенными базами и равными площадями эмиттеров, а также напряжением смещения на их базах V_bp2, при этом коллекторы транзисторов Q₁₀, Q₈, Q₇ и Q₁₂ соединяют с эмиттерами транзисторов Q₁₁, Q₉, Q₆ и Q₁₃, соответственно, эмиттеры транзисторов Q₁₀, Q₈, Q₇ и Q₁₂ подключены к сети VDD, базой транзисторы Q₈, Q₇, Q₁₂, Q₁₀ соединены с эмиттером транзистора Q₅, а коллекторы транзисторов Q₁₁ и Q₁, а также Q₆ и Q₂ объединяют попарно, и добавлением в блоке диода 2 pnp транзистора Q₅ с коллектором на потенциале земли VSS, базу транзистора Q₅ соединяют через сеть N2 с коллектором транзистора Q₄, а также с коллектором транзистора Q₉, для компенсации токов баз транзисторов Q₇, Q₈, Q₁₀, Q₁₂, калибруемого путем добавления тока через сеть itrim при помощи блока тримминга токового зеркала 10, калибруемая часть которого набрана из двоично-взвешенных по площадям эмиттеров набора pnp биполярных транзисторов Q₁₇, Q1₈, Q₁₉, коллекторы которых соединяют с сетью itrim, базы которых смещают напряжением V_bp с КМОП-ключами МОП-транзисторов М₁ М₂, М₃, подключенными к эмиттерам транзисторов Q₁₇, Q₁₈, Q₁₉, соответственно, и управляемые напряжениями на затворах BJT<2>, BJT<1>, BJT<0>, соответственно, подключенными к сети VDD, площади эмиттеров транзисторов Q₁₇, Q₁₈, Q₁₉ двоично взвешены и равны 16⋅A_pnp, 8⋅Apnp и 4⋅A_pnp, соответственно, причем площадь эмиттера транзистора Q₈ равна 8⋅A_pnp, а площади эмиттеров транзисторов Q₇, Q₁₀, Q₁₂ и Q₁₇ равны 16⋅Apnp основного токового зеркала 3, где Apnp - минимальная используемая для согласования ряда транзисторов Q₁₇, Q₁₈, Q₁₉, Q₇, Q₈, Q₁₀, Q₁₂ площадь эмиттера, устройство дополнительно содержит выходной каскад 6, состоящий из npn транзистора Q₃ по габаритам идентичного транзистору Q1, но выполненному в диодном включении, и топологически согласованного с транзисторами Q₁,Q₂, где транзистор Q₂, в восемь раза больший по площади эмиттера, чем транзистор Q_1, по типу согласования массивов с перекрестными связями cross-couplet, соединенного коллектором с одним контактом резистора R₅, а другим контактом резистор соединяют с коллектором транзистора Q₁₃, калибруемого при помощи блока тримминга резистора 7, выходной каскад 6, формирующий выходное эталонное напряжение V_REF, посредством тока РТАТ, сформированного на коллекторах транзисторов Q₁₂ и Q₁₃ основного токового зеркала 3, где блок триммингуемых резисторов 7 в эмиттере транзистора Q₃, содержит двоично-взвешенный набор резисторов R₇, R₈, R₉, R₁₀, R₁₁ последовательно включенных с резистором R₆, подключенных через контакт резистора R₁₁ к потенциалу земли VSS для уменьшения влияния сопротивлений шунтирующих ключей МОП транзисторов М₄, М₅, М₆, М₇, М₈, топологически согласованных между собой и с резисторами R₄ и R₅, с шунтирующими их КМОП-ключами МОП транзисторов М₄, М₅, М₆, М₇, М₈, управляемыми напряжениями на затворах RES<4>, RES<3>, RES<2>, RES<1>, RES<0>, соответственно, устройство дополнительно содержит блок запуска 9, состоящий из ток задающего резистора R₁ соединенного с базой транзистора Q₂₂, и с напряжением питанием VDD и определяющего стартовый ток при подаче питания VDD, токового зеркала на npn биполярных транзисторах Q₂₀ Q₂1, Q₂₂, формирующего опорные напряжения V_d и V_bn0, диодную часть которого, состоящую из транзисторов Q₂₀ и Q₂₂, выполняют по схеме компенсации тока базы, где коллектор транзистора Q₂₂ соединен с напряжением питанием VDD, транзистор Q₂₀ выполнен в диодном включении, база транзистора Q₂₂ соединена коллектором транзистора Q₂₀, эмиттер соединен с объединенными базами транзисторов Q₂₀ и Q₂₁, отраженный ток которого с коллектора транзистора Q₂₁, с расположенным в эмиттере резисторе R₂, протекает через сеть N2 в блоке запуска 9 и понижает напряжение в электрически соединенном с блоком запуска 9 сети N2 диода 2 токового зеркала 3, тем самым выводя всю схему из устойчивого выключенного состояния, при этом другим контактом резистор R₂, а также эмиттером транзистор Q₂₀ подключают к потенциалу земли VSS, а также устройство содержит блок формирования напряжения смещения 8, формирующий напряжение V_bv2 на базах транзисторов Q₁₁, Q₉, Q₆ Q₁₃ основного токового зеркала 3, формирующегося из отраженного тока блока запуска 9 при помощи напряжения смещения V_bn0, приложенного к базе npn транзистора Q₁₆, на эмиттере которого задан потенциал земли VSS, формирующего напряжение V_bp2 путем пропускания заданного тока через два последовательно включенных биполярных pnp транзистора Q₁₄ и Q₁₅ в диодном включении к коллектору транзистора Q₁₆, где коллектор транзистора Q₁₄ подключают к эмиттеру транзистора Q₁₅, коллектор транзистора Q₁₅ подключают к коллектору транзистора Q₁₆, а эмиттер транзистора Q₁₄ соединяют с напряжением питания VDD.

В изобретении, включающем биполярные транзисторы, как основное устройство для построения схемы источника опорного напряжения используется оригинальная калибровка, которая позволяет значительно снизить величину температурной зависимости схемы. Выходной каскад выполнен по классической архитектуре, см. фиг. 1, однако, со схемотехническим решением, выполненным полностью на биполярных транзисторах, которые в БиКМОП технологиях позволяют получить низкие уровни фликкер-шумов схемы в сравнении с классической реализацией на КМОП устройствах.

Для получения эталонного напряжения в изобретении на фиг. 3 вместо операционного усилителя, в сравнении с фиг. 1, по аналогии с прототипом [9] на фиг. 2, в центральной части схемы используется каскад с общим эмиттером на Q₀ с цепью компенсации из С₁ и R₃, которая обеспечивает лучшую устойчивость системы по обратной связи. В отличие от классической реализации базы основных биполярных транзисторов Q₁ Q₂ объединены, что не меняет принципа функционирования ИОНа, но значительно упрощает реализацию схемы с использованием однокаскадного усилителя с ОЭ.

Устройство реализуется следующим образом.

Пример 1. Спроектированное под PDK XFAB 180 нм изобретение на фиг. 3 было реализовано схемотехнически и топологически с последующим производством и измерением основных шумовых и температурных параметров.

На фиг. 1 изображена классическая для КМОП процессов схема устройства источника опорного напряжения; на фиг.2 приведена схема прототипа, на фиг. 3 приведена схема изобретения малошумящего источника опорного напряжения, на фиг. 4 приведены зависимости выходного опорного напряжения от температуры для всех возможных значений кодов калибровки BJT<2:0> и RES<4:0> для напряжения питания VDD=2.5B, на фиг. 5 приведены зависимости выходного опорного напряжения от температуры для всех возможных значений кодов калибровки BJT<2:0> и RES<4:0> для напряжения питания VDD=3.3B, на фиг. 6 приведены зависимости выходного опорного напряжения от температуры для всех возможных значений кодов калибровки BJT<2:0> и RES<4:0> для напряжения питания VDD=5B, на фиг.7 приведены зависимости выходного опорного напряжения от температуры для всех возможных значений кодов калибровки BJT<2:0> и RES<4:0> для напряжения питания VDD=5.5B, на фиг.8 приведены на левом верхнем графике зависимости величины V_p2p - максимального отклонения опорного напряжения VREF (V_p2p - разница максимального и минимального напряжений величины VREF в указанном температурном диапазоне, так называемое напряжение «от пика до пика», англ. аббр. «peak to peak», типовое условное сокращение «р2р»), измеренного в диапазоне температур -60°С … 150°С от полного восьмибитового кода BJT<2:0>, RES<4:0>, правом верхнем графике - зависимости температурного коэффициента ТС, измеренного в диапазоне температур -60°С…150°С от полного восьмибитового кода BJT<2:0>, RES<4:0>, рассчитанного по формуле

где T_max, T_min - максимальная и минимальная температура из диапазона температур -60°С…150°С, V_30°C - напряжение при температуре 30°С, на нижних графиках дано усредненное по температуре значение опорного напряжения VREF в зависимости от полного восьмибитового кода BJT<2:0>, RES<4:0>, представленного в десятичном формате, на фиг.9 приведены зависимости опорного напряжения от времени для различных напряжений-питания VDD=2.5B, 3.3 В, 5 В, 5.5 В и соответствующие им гистограммы при температуре 30°С, на фиг.10 приведены зависимости опорного напряжения от времени для различных напряжений питания VDD=2.5B, 3.3 В, 5 В, 5.5 В и соответствующие им гистограммы при температуре 150°С, на фиг.11 приведены зависимости опорного напряжения от времени для различных напряжений питания VDD=2.5B, 3.3 В, 5 В, 5.5 В и соответствующие им гистограммы при температуре -60°С, на фиг.12 приведены зависимости среднеквадратического отклонения опорного напряжения от температуры для различных напряжений питания VDD=2.5B, 3.3 В, 5 В, 5.5 В, на фиг.13 представлены габаритные размеры элементов схемы, приведенной на фиг.3, применительно к реализации под PDK XFAB 180 нм.

В приведенном примере реализации на фиг.4-8 показана возможность значительной компенсации нелинейной зависимости температурного коэффициента в расширенном температурном диапазоне -60С … 150°С, большем, чем в прототипе [9], где заявлен температурный диапазон 0°С … 125°С (см. [9], фиг. 5). В прототипе температурный коэффициент согласно фиг.5, [9] и формуле расчета ТС, приведенной выше, составляет 8 ppm/°С

в приведенном примере реализации по технологической норме 180 нм согласно фиг.8 (правый верхний график, при построении которого использовалась формула для расчета температурного коэффициента приведенная выше) для большей части оптимальных кодов калибровки значение температурного коэффициента составило менее 5 ppm/°С, а в лучшем случае 2.8 ppm/°С, для расширенного диапазона температур -60С … 150°С.

Согласно прототипу, диапазон в котором может изменяться напряжение питания схемы составляет 1 В [9], в то время как для приведенного примера реализации диапазон изменения напряжения питания схемы составляет 3В, т.е. является расширенным в сравнении со схемой прототипа.

На фиг. 12 приведены зависимости среднеквадратического отклонения опорного напряжения от температуры для различных напряжений питания VDD=2.5B, 3.3 В, 5 В, 5.5 В. При измерении каждого значения для соответствующей температуры и напряжения питания осуществлялось включение и выключение схемы, что показало стабильность запуска схемы при любых внешних воздействиях.

Резюмируя для приведенного примера реализации, среднеквадратичное отклонение низкочастотного шума в полосе от 0,1 Гц до 10 Гц составило менее 5 мкВ; в диапазоне напряжений питания от 2,5 В до 5,5 В и температур -60 … 150°С значение температурного коэффициента составило менее 5 ppm/°С.

В предлагаемой схеме на фиг. 3 изображены биполярные каскодные токовые зеркала для уменьшения влияния напряжения питания. Реализована возможность тримминга коэффициента передачи тока в токовом зеркале 3 трехбитовым кодом BJT<2:0>, путем подключения и отключения дополнительных двоично взвешенных секций биполярных транзисторов в блоке 10. Реализован блок тримминга резисторов 7, который непосредственно формирует независящее от температуры эталонное опорное напряжение V_REF, для чего используется набор двоично-взвешенных секций резисторов с минимальной температурной зависимостью, которые подключаются и отключаются с помощью пятибитового кода RES<4:0>.

Необходимо отметить, что основной идеей алгоритма калибровки является именно одновременный тримминг тока токового зеркала и номинала выходного резистора, т.е. совместный подбор кодов BJT<2:0> и RES<4:0>, что и позволяет добиваться низких значений температурного коэффициента в достаточно широких температурных диапазонах, а также корректировать уровень опорного эталонного напряжения V_REF в некотором диапазоне, который преимущественно зависит от диапазона тримминга тока токового зеркала 10, задающегося кодом BJT<2:0>. Таким образом, подбор кода RES<4:0> уменьшает температурную зависимость эталонного напряжения V_REF, а подбор кода BJT<2:0> задает его абсолютный уровень. Правильная оценка технологического разброса позволяет получать для каждого кода BJT<2:0> минимально доступное значение температурного коэффициента при подборе соответствующего кода RES<4:0>.

Формула для расчета тока токового зеркала с учетом кода калибровки BJT_code<2:0> может быть записана в следующем виде

где I_C9 - ток коллектора транзистора Q₉, I_C8 - ток коллектора транзистора Q₈, I_C19 - ток коллектора транзистора Q₁₉ переменные в последнем уравнении могут принимать значения 1 или 0, в зависимости от калибровочного кода. По умолчанию код калибровки равен (что тоже самое что соответствует При таком варианте задания становится возможным как увеличить ток I_C9 до I_C8 + 7I_C19 при коде BJT_code<2:0>=111, так и уменьшить его до I_C8 при коде BJT_code<2:0>=000. Отметим, что поскольку р-канальными ключами М₁-М₃ управляют напряжения BJT<2:0>, см. фиг.3, то необходимо отметить, что коду BJT_code<2:0>=100 будут соответствовать напряжения BJT<2:0>=<VSS VDD VDD>. Нужно иметь ввиду, что BJT_code коду «1» будет соответствовать BJT напряжение VSS, a BJT_code коду «0» будет соответствовать BJT напряжение VDD. В зависимости от технологического разброса, который необходимо определить еще на стадии моделирования схемы в системе автоматизированного проектирования (САПР) возможно увеличение разрядности кода Необходимо методом Монте-Карло с достаточным количеством итераций для требуемой достоверности результатов моделирования [16], провести моделирование с учетом разброса по технологическому процессу и несоответствию элементов. По результатам моделирования определить диапазон изменения температурной кривой. От этого диапазона, а также от необходимого шага корректировки температурной зависимости нужно и выбрать разрядность кода BJT_code. Чем шире диапазон и чем меньше шаг корректировки, тем больше необходимо выбирать разрядность кода BJT_code.

Формула для расчета сопротивления триммингованного резистора 7 с учетом кода калибровки может быть записана в следующем виде

где R_SUM - общее сопротивление цепи резисторов, R₁₁ - наименьшее сопротивление в цепи резисторов, переменные в последнем уравнении могут принимать значения 1 или 0, в зависимости от калибровочного кода. По умолчанию код калибровки равен (что тоже самое ), что соответствует R_SUM = R₆ + 16R₁₁. При таком варианте задания становится возможным как увеличить сопротивление R_SUM R₆ + 31 ⋅ R₁₁ при коде RES_code<4:0>=11111, так и уменьшить его до R₆ при коде Отметим, что поскольку n-канальными ключами М₄-М₈ управляют напряжения RES<4:0>, см. фиг.3, то необходимо отметить, что коду RES_code<4:0>=10000 будут соответствовать напряжения RES<4:0>=<VSS VDD VDD VDD VDD>. Нужно иметь ввиду, что RES_code коду «1» будет соответствовать RES напряжение VSS, a RES_code коду «0» будет соответствовать RES напряжение VDD. В зависимости от технологического разброса, который необходимо определить еще на стадии моделирования схемы в САПР возможно увеличение разрядности кода RES_code. Необходимо методом Монте-Карло с достаточным количеством итераций для требуемой достоверности результатов моделирования [16], провести моделирование с учетом разброса по технологическому процессу и несоответствию элементов. По результатам моделирования определить диапазон изменения температурной кривой. От этого диапазона, а также от необходимого шага корректировки температурной зависимости нужно и выбрать разрядность кода RES_code. Чем шире диапазон и чем меньше шаг корректировки, тем больше необходимо выбирать разрядность кода RES_code.

При разработке ИОН в САПР необходимо проектировать типовой случай для кодов калибровки Разрядности N_R и N_B необходимо выбирать исходя из приведенных выше рекомендаций, т.е. по результатам моделирования технологических разбросов и несоответствий элементов. Для совместного определения разрядностей N_R и N_B на этапе проектирования ИОНа необходимо использовать следующий алгоритм: моделирование в САПР настраивается таким образом, чтобы для каждой итерации Монте-Карло с учетом разброса по технологическому процессу и несоответствию элементов автоматически осуществлялся перебор всех возможных значений кодов калибровок Для каждой итерации Монте-Карло необходимо убедиться, что существует такие коды при которых полностью удовлетворяются требования к величине температурного коэффициента ИОНа и шагу подстройки напряжения. Если это условие не выполняется для необходимого количества итераций [16], то следует увеличить разрядности N_R и N_B и повторить описанный выше алгоритм до тех пор, пока не будет достигнут требуемый результат. При реализации описанного выше подхода можно гарантировать существование необходимого кода калибровки для любого технологического разброса при производстве ИОНа, при условии, что фабричные модели транзисторов адекватно описывают реальные производимые фабрикой устройства. Конкретно для технологического процесса по проектной норме 180 нм в котором была реализована данная схема разрядности N_R=5 и N_B=3 позволили добиться возможности подстройки опорного напряжения с шагом 2-3 мВ в диапазоне 1.24…1.26 В.

На фиг. 13 приведены габаритные размеры элементов схемы, приведенной на фиг. 3, применительно к реализации под PDK XFAB 180 нм, где для резисторов множитель m приводится в виде дроби, где числитель дроби обозначает количество последовательно соединенных секций из параллельно соединенных резисторов, а знаменатель обозначает количество параллельно соединенных элементарных резисторов длиной L и шириной W в каждой секции. Для транзисторов множитель m показывает во сколько раз увеличена ширина транзистора W или, что тоже самое, сколько таких же транзисторов включено параллельно.

Типовые значения обозначенных на схеме напряжений для приведенного примера при напряжении питания 2.5 В:

при температуре 27°С - Vd=1.2 В, Vbn0=0.7 В, N2=1.3 В, Vbp=1.9 В, Vbp2=1.3 В, itrim=1.9B, VREF=1.254 В;

при температуре -60°С - Vd=1.613 В, Vbn0=0.832 В, N2=0.998 В, Vbp=1.765 В, Vbp2=0.961 В, itrim=1.754 В, VREF=1.254B;

при температуре 150°С - Vd=0.729 В, Vbn0=0.447 В, N2=1.963 В, Vbp=1.82 В, Vbp2=2.247 В, itrim=2.19 В, VREF=1.253 В;

Типовые значения обозначенных на схеме напряжений для приведенного примера при напряжении питания 5.5 В:

при температуре 27°С - Vd=1.317 В, Vbn0=0.708 В, N2=4.384 В, Vbp=4.982 В, Vbp2=4.237 В, itrim=4.857B, VREF=1.254B;

при температуре -60°С - Vd=1.669 В, Vbn0=0.861 В, N2=3.969 В, Vbp=4.765 В, Vbp2=3.895 В, itrim=4.687 В, VREF=1.254 В;

при температуре 150°С - Vd=0.803 В, Vbn0=0.485 В, N2=4.964 В, Vbp=5.247 В, Vbp2=4.736 В, itrim=5.109 В, VREF=1.252B;

Типовые значения токов коллекторов транзисторов при напряжении питания 2.5 В:

Типовые значения токов коллекторов транзисторов при напряжении питания 5.5 В:

Непосредственно калибровку произведенных ИОНов необходимо проводить с использованием термокамеры, где для каждой установленной температуры необходимо перебрать все доступные значения калибровочных кодов RES_code<N_R:0> и BJT<N_B:0>. Затем путем построения полученных температурных зависимостей опорного напряжения V_REF для всех кодов калибровки выбрать необходимые коды RES_code<N_R:0> и BJT<N_B:0> при которых полученные температурные коэффициенты минимальны. Увеличение размеров приборов на фиг.3 приводит к уменьшению влияния эффектов рассогласования элементов. При этом полученные средние коды калибровки по нескольким образцам, согласно предыдущему алгоритму, становится возможным применить для всех устройств на изготовленной пластине.

В блоке 9 реализована схема запуска, задающая начальный ток в токовое зеркало при подаче питания на схему, обеспечивающая стабильность включения источника опорного напряжения при любых внешних условиях. На фиг.3 и фиг.1 напряжения питания обозначены как VDD, на фиг.2. как VCC. На фиг.3 напряжение земли обозначено как VSS.

Устройство состоит из десяти блоков

1. основной усилительный каскад с общим эмиттером;

2. диод;

3. основное токовое зеркало;

4. правая ветвь токового зеркала;

5. левая ветвь токового зеркала;

6. выходной каскад;

7. тримминга резистора;

8. формирования напряжения смещения;

9. запуска;

10. тримминга токового зеркала. Устройство работает следующим образом:

При подаче напряжения питания VDD и задании потенциала земли VSS в блоке запуска 9 через ток ограничивающий резистор R₁ начинает протекать стартовый ток. Ток протекает через составной биполярный транзистор Q₂₀ в диодном включении, между базой и коллектором которого расположен транзистор Q₂₂ по схеме компенсации тока базы и формирует напряжения V_d и V_bn0. Стартовый ток повторяется на коллекторе транзистора Q₂₁ с токоограничивающим резистором R₂, в сети N2 и также в коллекторе согласованного транзистора Q₁₆ блока напряжения смещения 8. Рост напряжения питания VDD начинает понижать напряжение в сети N2 блока запуска 9 и повышать значения напряжений V_d и V_bn0. Понижение напряжения в сети N2 блоком запуска 9 приводит к протеканию тока в блоке диода 2 и токовом зеркале 3, что приводит к открытию составного диода Q₈, Q₉,Q₅. Повышение напряжения V_bn0 происходит до определенного уровня после чего наступает его стабилизация. Данное напряжение позволяет сформировать опорный ток для блока смещения 8 в котором происходит формирование напряжения смещения V_bp2, путем пропускания этого тока через последовательно включенные pnp транзисторы Q₁₄ и Q₁₅ в диодном включении.

После выхода на режим основного усилительного каскада с общим эмиттером 1, за счет обратной связи в цепи:

каскад с общим эмиттером, выполненный на транзисторе Q₀ с стабилизирующим транзистором Q₄, смещенным напряжением V_d, и последовательно соединенными резистором R₃ и емкостью С₁ в обратной связи;

токовое зеркало 3, состоящее из транзисторов Q₆-Q₁₃, а так же транзисторов Q₁₇-Q₁₉, соединенных с токовым зеркалом через сеть itrim, смещение которых задано напряжением V_bp, в зависимости от кода калибровки BJT<2:0>, который открывает или закрывает соответствующие транзисторы КМОП-ключами МОП транзисторов М₁-М₃ в блоке тримминга токового зеркала 10;

транзистор Q₂ правой ветви токового зеркала 4;

транзистор Q₁ левой ветви токового зеркала 5;

база транзистора Q₀

происходит задание и стабилизация тока, протекающего через транзисторы Q₁ и Q₂.

Отметим, что выбор габаритов транзистора Q₀ осуществляется из условия достаточности коэффициента усиления схемы основного усилительного каскада с общим эмиттером - 1, построенной на основе этого транзистора Q₀ и ее способности обеспечивать равенство токов, протекающих через транзисторы Q₁ и Q₂. Выбор габаритов транзистора Q₄, который работает по схеме эмиттерного повторителя, осуществляется из условия стабилизации напряжения на его эмиттере и уменьшения влияния эффекта Эрли транзистора Q₀.

Поскольку базы транзисторов Q₁ и Q₂ соединены электрически, напряжение база-эмиттер транзистора Q₁ равно напряжению база-эмиттер транзистора Q₂, выполненного в диодном включении, плюс напряжение, падающее на резисторе R₄ со стороны эмиттера транзистора Q₂. Данное обстоятельство позволяет получить РТАТ ток с положительным температурным коэффициентом, по аналогии с классической схемой на фиг.1., подробный формульный вывод которой был рассмотрен ранее, т.е. величина тока увеличивается с ростом температуры. Учитывая, что транзисторы Q₁₀, Q₇, Q₁₂ топологически одинаковы, сформированный основным токовым зеркалом 3 ток через транзисторы Q₁ и Q₂, точно повторяется как на коллекторах транзисторов Q₁₀ и Q₇ так и на коллекторе транзистора Q₁₂, поскольку на всех базах транзисторов Q₁₀, Q7 Q₁₂ задано одинаковое напряжение V_bp. Данный ток с коллектора транзистора Q₁₂ поступает на выходной каскад 6, состоящий из транзистора Q₃ в диодном включении, резистора R₅ и блок тримминга резисторов 7. Транзистор Q₃ по габаритам идентичный транзистору Q₁, но выполнен в диодном включении, топологически согласован с транзисторами Q₁ Q₂. Согласование транзисторов Q₁,Q₂,Q₃ выполнено в виде двумерного массива с общим центром, обеспечивающим высокую степень симметрии, по типу перекрестных связей (cross-coupled).

Ток с положительной температурной зависимостью, проходя через резисторы R₅ и R₆-R₁₁, в зависимости от кода калибровки RES<4:0>, который открывает или закрывает соответствующие транзисторы КМОП-ключами МОП транзисторов М₄-М₈, создает падение напряжения с положительным температурным коэффициентом, поскольку резисторы имеют минимальный температурную зависимость, а ток коллекторов транзисторов Q₁₂ и Q₁₃ - положительную температурную зависимость. Ширины транзисторов М₁-М₃ выбираются таким образом, чтобы сопротивление их каналов в открытом состоянии обеспечивало двоичную взвешенность токов транзисторов Q₁₇-Q₁₉. Ширины транзисторов М₄-М₈ выбираются таким образом, чтобы собственные сопротивления их каналов в открытом состоянии были достаточно малы для шунтирования параллельно включенных им резисторов R₇-R₁₁ и обеспечения двоичной взвешенности этих резисторов. Подробные рекомендации по подбору резисторов R₄-R₁₁ приведены в [1]. Резистор R₃ и емкость С₁ выбираются из условия обеспечения достаточного запаса по фазе цепи обратной связи, что приводит к стабильной работе схемы и отсутствия колебательных процессов в ее внутренних цепях. Резисторы R₁-R₂ выбираются из условия ограничения тока схемы запуска - 9. В то же время напряжение на транзисторе Q₃ в диодном включении в выходном каскаде 6 имеет температурную зависимость с отрицательным температурным коэффициентом. Подбирая соотношение резисторов R₄ в блоках правой ветви токового зеркала 4, R₅ - выходном каскаде 6 и R₆-R₁₁ - тримминге резисторов 7, а также добавляя или убавляя ток в токовом зеркале 3 посредством блока тримминга токового зеркала 10, возможно сформировать выходное напряжение V_REF с температурным коэффициентом близким к нулю, в первом приближении не зависящим от температуры.

При подборе транзисторов Q₅ Q₁₄, Q₁₅, Q₁₆, Q₂₀, Q₂₁, Q₂₂ руководствуются принципом, изложенным в [1]. Отметим, что выбор габаритов транзисторов Q₂₀, Q₂₁, Q₂₂ осуществляется из условия достаточности стартового тока в сети N2 для запуска схемы в заданном температурном диапазоне и в заданном диапазоне напряжений питания. Выбор габаритов транзисторов Q₁₄, Q₁₅, Q₁₆ осуществляется исходя из допустимого диапазона изменений напряжения Vbp2, при котором транзисторы Q₁₀, Q₈, Q₇, Q₁₂, остаются в активном режиме. Выбор габаритов транзистора Q₅ осуществляется, исходя из достаточности компенсации токов баз транзисторов Q_B, Q₇, Q₁₀, Q₁₂.

Из приведенного описания работы устройства видно, что каждый из десяти обозначенных блоков имеет свое уникальное функционально назначение. Совокупность этих функциональных назначений позволяет устройству в целом решать задачу формирования эталонного напряжения V_REF с минимальной температурной зависимостью. Конструктивно все блоки соединены между собой электрически через соответствующие электрические сети, обозначенные на схеме соответствующими линиями. Над некоторыми сетями присутствуют метки - буквенно-цифровые обозначения, к примеру: N2, Vbn0, Vd, …, см. фиг. 3. Если одна или несколько сетей имеют одинаковые метки, то это означает, что эти сети соединены электрически, даже если на схеме отсутствует сеть, которая обозначает это соединение. Названия меток начинающихся с символа «V» одновременно обозначает и название напряжения в этой электрической сети, к примеру: Vbp, Vbp2, …, см. фиг.3. Данный подход к обозначению меток является общепринятым и используется для одновременного обозначения напряжения сети и определения этого напряжения, а также электрических соединений на схеме.

Блок основного усилительного каскада с общим эмиттером 1 соединен базой транзистора Q₀ с коллектором транзистора Q₁ блока левой ветви токового зеркала 5 и блоком токового зеркала 3 путем соединения с коллектором транзистора Q₁₁, эмиттером с сетью земли VSS, а коллектором с эмиттером транзистора Q₄, транзистор Q₄ коллектором соединен через сеть N2 с базой транзистора Q₅ блока диода 2, базой с блоком запуска 9, база транзистора Q₀ подключена к последовательному соединению сопротивления R₃ емкости С₁ которые соединены с коллектором транзистора Q₄ посредством электрических сетей, обозначенных на фиг.3 соответствующими линиями.

Блок диода 2 соединен базой транзистора Q₅ через сеть N2 с коллектором транзистора Q₄ блока основного усилительного каскада 1 и коллектором транзистора Q₉ блока токового зеркала 3, коллектором транзистор Q₅ соединен с сетью земли VSS, а эмиттером с токовым зеркалом 3 посредством электрических сетей, обозначенных на фиг.3 соответствующими линиями.

Блок основного токового зеркала 3 соединен базами транзисторов Q₈, Q₇, Q₁₂, Q₁₀ с эмиттером транзистора Q₅ блока диода 2, блоком правой ветви токового зеркала 4, блоком левой ветви токового зеркала 5, блоком выходного каскада 6, блоком тримминга токового зеркала 10 через сеть itrim, при этом коллектор транзистора Q₁₁ соединен с базой транзистора Q₀, коллектор транзистора Q₆ соединен с коллектором транзистора Q₂, коллектор транзистора Q₁₃ соединен с резистором R₅, транзистор Q₉ соединен с базой транзистора Q₅ через сеть N2, при этом коллекторы транзисторов Q₁₀, Q₈, Q₇ и Q₁₂ соединяют с эмиттерами транзисторов Q₁₁, Q₉, Q₆ и Q₁₃, соответственно, эмиттеры транзисторов Q₁₀, Q₈, Q₇ и Q₁₂ подключены к напряжению питания VDD, а коллекторы транзисторов Q₁₁ и Q₁, а также Q₆ и Q₂ объединяют попарно, базы транзисторов Q₁₀, Q₈, Q₇, Q₁₂ соединены через сеть Vbp, базы транзисторов Q₁₁, Q₉ Q₆ Q₁₃ соединены через сеть Vbp2, а так же посредством электрических сетей, обозначенных на фиг.3 соответствующими линиями.

Блок правой ветви токового зеркала 4 соединен с блоком основного токового зеркала 3, блоком левой ветви токового зеркала 5, при этом базы транзисторов Q₁ и Q₂ соединены, база и коллектор транзистора Q₂ соединены, эмиттер транзистора Q₂ соединен с резистором R₄, вторым контактом резистор R₄, соединен с землей VSS посредством электрических сетей, обозначенных на фиг.3 соответствующими линиями.

Блок левой ветви токового зеркала 5 соединен с блоком основного токового зеркала 3, блоком правой ветви токового зеркала 4, эмиттер транзистора Q₁ соединен с землей VSS по средствам электрических сетей, обозначенных на фиг. 3 соответствующими линиями.

Блок выходного каскада 6 соединен с блоком тримминга резистора 7, блоком основного токового зеркала 3, где база и коллектор транзистора Q₃ соединены, коллектор транзистора Q₃ соединен с резистором R₅, а эмитером с резистором Re посредством электрических сетей, обозначенных на фиг. 3 соответствующими линиями.

Блок тримминга резистора 7 соединен с блоком выходного каскада 6, резисторы R₆ - R₁₁ соединены последовательно, резистор R₁₁ соединен с землей VSS. МОП транзисторы М₄ - М₈, управляемые напряжениями на затворах RES<4>, RES<3>, RES<2>, RES<1>, RES<0>, шунтируют резисторы R₆ - R₁₁ посредством электрических сетей, обозначенных на фиг.3 соответствующими линиями.

Блок напряжения смещения 8 соединен с блоком основного токового зеркала 3 через сеть Vbp2, блоком запуска 9 через сеть Vbn0, коллектор и база транзистора Q₁₄ объединены, коллектор и база транзистора Q₁₅ объединены, эмиттер транзистора Q₁₆ подключен к сети VSS, а эмиттер транзистора Q₁₄ к напряжению питания VDD, коллектор транзистора Q₁₄ соединен с эмиттером транзистора Q₁₅, а коллектор транзистора Q₁₅ с коллектором транзистора Q₁₅ транзисторы Q₁₄ - Q₁₆ соединены последовательно, по средствам электрических сетей, обозначенных на фиг. 3 соответствующими линиями.

Блок запуска 9, соединен с блоком диода 2 через сеть N2, с блоком напряжения смещения 8 через сеть Vbn0, с блоком основного усилительного каскада с общим эмиттером 1 через сеть Vd, резистор R₁ соединен с питанием VDD и базой транзистора Q₂₂ и коллектором транзистора Q₂₀, базы транзисторов Q₂₀ и Q₂₁ объединены и соединены с эмиттером транзистора Q₂₂, коллектор транзистора Q₂₂ подключен к напряжению питания VDD, эмиттер транзистора Q₂₁ соединен с резистором R₂, вторым контактом резистор соединен с эмиттером транзистора Q₂₀, сетью земли VSS и посредством электрических сетей, обозначенных на фиг. 3 соответствующими линиями.

Блок тримминга токового зеркала 10 соединен с блоком токового зеркала 3 через сети itrim и Vbp, базы транзисторов Q₁₇, Q_1Q, Q₁₉ соединены через сеть Vbp, коллекторы транзисторов Q₁₇, Q₁₈ Q₁₉ подключены к сети itrim, стоки МОП транзисторов М₁,М₂,М₃ управляемые напряжениями на затворах BJT<2>, BJT<1>, BJT<0>, соответственно, соединены с эмиттерами соответствующих транзисторов Q₁₇, Q_1Q, Q₁₉ по средствам электрических сетей, обозначенных на фиг. 3 соответствующими линиями.

Список использованных источников

1. Behzad Razavi, Design of Analog CMOS Integrated Circuits, 2nd ed. (Boston: McGraw-Hill, 2017)

2. Sen-Wen Hsiao, Yen-Chih Huang and David Liang, "A 1.5-V 1 O-ppm/°C 2nd-Order Curvature-Compensated CMOS Bandgap Reference with Trimming",IEEE International Symposium on Circuits and Systems (ISCAS), pp.565-568, june 2006

3. Kin Keung Lau, "A 7μA 1.6ppm/°C bandgap design realizable in CMOS process", 2017 IEEE International Symposium on Circuits and Systems (ISCAS), May 2017

4. Quanwang Liu, Bo Zhang, Shaowei Zhen, Weidong Xue and Ming Qiao, "A 2.6 ppm/°C 2.5 V Piece-Wise Compensated Bandgap Reference with Low Beta Bipolar", Electronics, May 2019

5. Kapil Jainwal, Mukul Sarkar and Kushal Shahz, "Analysis and validation of low-frequency noise reduction in MOSFET circuits using variable duty cycle switched biasing", IEEE Journal of the Electron Devices Society, pp.420-431, February 2018

6. Guang Ge, Cheng Zhang, Gian Hoogzaad, and Kofi A. A. Makinwa, "A Single-Trim CMOS Bandgap Reference With a Inaccuracy of 0.15% From 40 С to 125 C", IEEE International Solid-State Circuits Conference - (ISSCC), March 2010

7. Steven Herbst, "A Low-Noise Bandgap Voltage Reference Employing Dynamic Element Matching", Massachusetts Institute Of Technology, September 2011

8. Johan F. WitteKofi A. A. MakinwaJohan H. Huijsing "Dynamic Offset Compensated CMOS Amplifiers", 2009

9. M. Gunawan; G.C.M. Meijer; J. Fonderie; J.H. Huijsing, "A Curvature-Corrected Low-Voltage Bandgap Reference", IEEE Journal of Solid-State Circuits,pp.667-670, June 1993

10. D. Hilbiber, "A New Semiconductor Voltage Standard," ISSCC Dig. of Tech. Papers, pp.32-33, February 1964.

11. Foundation of rf CMOS and SiGe BiCMOS technologies - J.S. Dunn, IBM J. Res. & Dev., Vol.47, No. 2/3, March/May 2003, p.101-138.

12. SiGe HBT Technology: A New Contender for Si-Based RF and Microwave Circuit Applications - John D. Cressler, IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, May 1998, p.572~589.

13. Transistor Noise in SiGe HBT RF Technology - Niu, Gressler, e.a., Journal of Solid-State Circuits, Sept. 2001, p.1424 ~ 1427.

14. Sub-Micron Silicon RF 1С Technologies - D.K. Lovelace, e.a, 1998 IEEE MTT-S Digest, p.1859-1862.

15. Using SiGe in a CMOS World, Jakob Jongsma / Manager RF Design, Bipolar Arbeitskreis Unterpremstatten, 23 Oct 2003

16. Accelerating Monte Carlo Analysis at Advanced Nodes San Jose CA USA Jan. 2016 [online] Available: https://www.cadence.com/content/dam/cadence-www/global/en_US/documents/tools/custom-ic-analog-rf-design/monte-carlo-analysis-at-advanced-nodes-wp.pdf.

Изобретение относится к области электроники и может быть применено в составе микросхем аналогово-цифровых и цифро-аналоговых преобразователей, аппаратуры радиосвязи и радиолокации, высокоточной измерительной аппаратуры, работающей в широком температурном диапазоне, требующей наличия прецизионных источников опорного напряжения с низким уровнем низкочастотных фликкер-шумов. Технический результат: обеспечение значительной компенсации нелинейности температурного коэффициента в расширенном температурном диапазоне, расширение диапазона питающих напряжений, обеспечение стабильности запуска схемы, достижение низкого уровня низкочастотных фликкер-шумов. Сущность: схемотехническое решение выполнено на биполярных транзисторах. В схеме реализованы алгоритмов калибровок, позволяющих значительно уменьшить нелинейности температурного коэффициента в широком температурном диапазоне. 13 ил., 1 пр.

Малошумящий источник опорного напряжения, содержащий основной усилительный каскад с общим эмиттером 1, выполненный на npn транзисторе Q₀, подключенный к основному токовому зеркалу 3, выполненному на биполярных pnp транзисторах Q₇, Q₈, Q₁₀, Q₁₂ с объединенными базами, токи которых, установленные за счет основного усилительного каскада 1, формирующего напряжение V_bp на их базах, поступают на коллекторы двух npn биполярных транзисторов Q₁ и Q₂ в левой и правой ветвях токового зеркала 5 и 4, соответственно, базы которых объединены, в правой ветви токового зеркала 4 выполнен в диодном включении и соединен со стороны эмиттера с первым контактом не зависящего от температуры резистора R₄, а транзистор Q₁ в левой ветви токового зеркала 5 включен по схеме каскада с общим эмиттером и своим коллектором подключен к базе основного усилительного каскада с общим эмиттером 1 транзистора Q₀, между базой и коллектором которого расположена стабилизирующая емкость С₁, формируя, убывающие с ростом температуры, напряжения база-эмиттер транзисторов Q₁ и Q₂, за счет разных плотностей токов, обусловленных несовпадающими площадями эмиттеров транзисторов Q₁ и Q₂, разница напряжений база-эмиттер которых растет с ростом температуры, формируя на резисторе R₄ ток, пропорциональный абсолютной температуре, который проходя через основное токовое зеркало 3 через транзисторы Q₈, Q₇, повторяется на транзисторе Q₁₂ и формирует пропорциональный абсолютной температуре ток I_PTAT на коллекторе транзистора Q₁₂, при этом эмиттером транзистор Q₁ соединяют с сетью VSS, а резистор R₄ вторым контактом соединяют с сетью VSS, основной усилительный каскад с общим эмиттером 1, подключен эмиттером транзистора Q₀ к потенциалу земли VSS, отличающийся тем, что база транзистора Q₀ содержит резистор R₃, последовательно подключенный с емкостью С₁, а напряжение на коллекторе транзистора Q₀ фиксируют, подключенным к коллектору транзистора Q₀, эмиттером биполярного npn транзистора Q₄, с напряжением смещения базы V_d, включенным по типу эмиттерного повторителя, базой Q₄ соединен с блоком запуска 9, а коллектором соединяют с емкостью С₁, основное токовое зеркало 3 выполнено в каско дном исполнении с добавлением pnp биполярных транзисторов Q₆,Q₉, Q₁₁, Q₁₃ с объединенными базами и равными площадями эмиттеров, а также напряжением смещения на их базах V_bp2, при этом коллекторы транзисторов Q₁₀, Q₈, Q₇ и Q₁₂ соединяют с эмиттерами транзисторов Q₁₁, Q₉, Q₆ и Q₁₃, соответственно, эмиттеры транзисторов Q₁₀, Q₈, Q₇ и Q₁₂ подключены к сети VDD, базой транзисторы Q₈, Q₇, Q₁₂, Q₁₀ соединены с эмиттером транзистора Q₅, а коллекторы транзисторов Q₁₁ и Q₁, а также Q₆ и Q₂ объединяют попарно, и добавлением в блоке диода 2 pnp транзистора Q₅ с коллектором на потенциале земли VSS, базу транзистора Q₅ соединяют через сеть N2 с коллектором транзистора Q₄, а также с коллектором транзистора Q₉, для компенсации токов баз транзисторов Q₇, Q₈, Q₁₀, Q₁₂, калибруемого путем добавления тока через сеть itrim при помощи блока тримминга токового зеркала 10, калибруемая часть которого набрана из двоично-взвешенных по площадям эмиттеров набора pnp биполярных транзисторов Q₁₇, Q₁₈, Q₁₉, коллекторы которых соединяют с сетью itrim, базы которых смещают напряжением V_bp с КМОП-ключами МОП-транзисторов М₁ М₂, М₃, подключенными к эмиттерам транзисторов Q₁₇, Q₁₈, Q₁₉, соответственно, и управляемые напряжениями на затворах BJT<2>, BJT<1>, BJT<0>, соответственно, подключенными к сети VDD, площади эмиттеров транзисторов Q₁₇, Q₁₈, Q₁₉ двоично взвешены и равны 16⋅A_pnp, 8⋅Apnp и 4⋅A_pnp, соответственно, причем площадь эмиттера транзистора Q₈ равна 8⋅A_pnp, а площади эмиттеров транзисторов Q₇, Q₁₀, Q₁₂ и Q₁₇ равны 16⋅Apnp основного токового зеркала 3, где Apnp - минимальная используемая для согласования ряда транзисторов Q₁₇, Q₁₈, Q₁₉, Q₇, Q₈, Q₁₀, Q₁₂ площадь эмиттера, устройство дополнительно содержит выходной каскад 6, состоящий из npn транзистора Q₃ по габаритам идентичного транзистору Q₁, но выполненному в диодном включении, и топологически согласованного с транзисторами Q₁, Q₂, где транзистор Q₂, в восемь раза больший по площади эмиттера, чем транзистор Q₁, по типу согласования массивов с перекрестными связями cross-couplet, соединенного коллектором с одним контактом резистора R₅, а другим контактом резистор соединяют с коллектором транзистора Q₁₃, калибруемого при помощи блока тримминга резистора 7, выходной каскад 6, формирующий выходное эталонное напряжение V_REF, посредством тока РТАТ, сформированного на коллекторах транзисторов Q₁₂ и Q₁₃ основного токового зеркала 3, где блок триммингуемых резисторов 7 в эмиттере транзистора Q₃, содержит двоично-взвешенный набор резисторов R₇, R₈, R₉, R₁₀, R₁₁ последовательно включенных с резистором R₆, подключенных через контакт резистора R₁₁ к потенциалу земли VSS для уменьшения влияния сопротивлений шунтирующих ключей МОП транзисторов М₄, М₅, М₆, М₇, М₈, топологически согласованных между собой и с резисторами R₄ и R₅, с шунтирующими их КМОП-ключами МОП транзисторов М₄, М₅, М₆, М₇, М₈, управляемыми напряжениями на затворах RES<4>, RES<3>, RES<2>, RES<1>, RES<0>, соответственно, устройство дополнительно содержит блок запуска 9, состоящий из ток задающего резистора R₁, соединенного с базой транзистора Q₂₂, и с напряжением питанием VDD и определяющего стартовый ток при подаче питания VDD, токового зеркала на npn биполярных транзисторах Q₂₀ Q₂₁, Q₂₂, формирующего опорные напряжения V_d и V_bn0, диодную часть которого, состоящую из транзисторов Q₂₀ и Q₂₂, выполняют по схеме компенсации тока базы, где коллектор транзистора Q₂₂ соединен с напряжением питанием VDD, транзистор Q₂₀ выполнен в диодном включении, база транзистора Q₂₂ соединена коллектором транзистора Q₂₀, эмиттер соединен с объединенными базами транзисторов Q₂₀ и Q₂₁, отраженный ток которого с коллектора транзистора Q₂₁, с расположенным в эмиттере резисторе R₂, протекает через сеть N2 в блоке запуска 9 и понижает напряжение в электрически соединенном с блоком запуска 9 сети N2 диода 2 токового зеркала 3, тем самым выводя всю схему из устойчивого выключенного состояния, при этом другим контактом резистор R₂, а также эмиттером транзистор Q₂₀ подключают к потенциалу земли VSS, а также устройство содержит блок формирования напряжения смещения 8, формирующий напряжение V_bp2 на базах транзисторов Q₁₁, Q₉, Q₆, Q₁₃ основного токового зеркала 3, формирующегося из отраженного тока блока запуска 9 при помощи напряжения смещения V_bn0, приложенного к базе npn транзистора Q₁₆, на эмиттере которого задан потенциал земли VSS, формирующего напряжение V_bp2 путем пропускания заданного тока через два последовательно включенных биполярных pnp транзистора Q₁₄ и Q₁₅ в диодном включении к коллектору транзистора Q₁₆, где коллектор транзистора Q₁₄ подключают к эмиттеру транзистора Q₁₅, коллектор транзистора Q₁₅ подключают к коллектору транзистора Q₁₆, а эмиттер транзистора Q₁₄ соединяют с напряжением питания VDD.