ВЫЧИСЛИТЕЛЬ-РЕЖЕКТОР ПАССИВНЫХ ПОМЕХ Российский патент 2024 года по МПК G01S13/524 H04B1/12 G06F17/10 H03H17/02 

Изобретение относится к области компьютерной технике и может быть использовано в автоматизированных системах для выполнения комплексных математических операций с целью выделения сигналов на фоне пассивных помех с априорно неизвестной доплеровской фазой.

Известно радиолокационное устройство для обнаружения движущейся цели [патент Японии №63-49193, МГЖ G01S 13/52], содержащее последовательно включенные блоки задержки, перемножитель комплексных чисел и вычитатель. Однако это устройство обладает низкой эффективностью выделения сигнала движущейся цели.

Наиболее близкий к данному изобретению вычислитель-компенсатор пассивных помех [патент RU №2760961, МПК Н04В 1/10, G01S 13/02], выбранный в качестве прототипа, содержит весовой блок, блоки задержки и комплексные сумматоры. Однако данное устройство имеет потери в эффективности режектирования помех.

Задачей, решаемой в изобретении, является повышение эффективности режектирования пассивной помехи и выделения сигналов движущихся целей при обработке сигналов от цели на фоне пассивных помех с априорно неизвестной доплеровской фазой.

Для решения поставленной задачи в вычислитель-режектор пассивных помех, содержащий весовой блок, первый, второй, третий и четвертый блоки задержки, первый и второй комплексные сумматоры и синхрогенератор, введены первый и второй комплексные перемножители и измеритель доплеровской фазы, соединенные между собой определенным образом.

Сущность изобретения как технического решения характеризуется совокупностью существенных признаков, изложенных в формуле изобретения и обеспечивающих решение поставленной задачи путем оптимальной и согласованной обработки поступающих импульсов.

Технический результат изобретения состоит в повышении эффективностирежектирования пассивной помехи с априорно неизвестной доплеровской фазой и выделения сигналов движущихся целей.

На фиг. 1 представлена структурная электрическая схема вычислителя-режектора пассивных помех; на фиг. 2 - весового блока; на фиг. 3 - блока задержки; на фиг. 4 - комплексного сумматора; на фиг. 5 - комплексного перемножителя; на фиг. 6 - измерителя доплеровской фазы; на фиг. 7 - блока комплексного сопряжения; на фиг. 8 - накопителя; на фиг. 9 - блока вычисления модуля.

Вычислитель-режектор пассивных помех (фиг. 1) содержит весовой блок 1, блоки 2, 4, 7, 8 задержки, комплексные сумматоры 3, 5, синхрогенератор 6, комплексные перемножители 9,10 и измеритель 11 доплеровской фазы.

Весовой блок 1 (фиг. 2) содержит блок 12 памяти и первый и второй перемножители 13; блоки 2, 4, 7, 8 задержки (фиг. 3) содержат первую и вторую линии 14 задержки; первый и второй комплексные сумматоры 3, 5 (фиг. 4) содержат первый и второй сумматоры 15; первый, второй и третий комплексные перемножители 9, 10, 20 (фиг. 5) содержат два канала (I, П), каждый из которых содержит первый и второй перемножители 16, 17 и сумматор 18; измеритель 11 доплеровской фазы (фиг. 6) содержит блок 19 комплексного сопряжения, третий комплексный перемножитель 20 (фиг. 5), первый и второй накопители 21, блок 22 вычисления модуля и первый и второй делители 23; блок 19 комплексного сопряжения (фиг. 7) содержит инвертор знака 24; первый и второй накопители 21 (фиг. 8) содержат n элементов 25 задержки на интервал t_д и n сумматоров 26, блок 22 вычисления модуля (фиг. 9) содержит первый и второй квадраторы 27, сумматор 28 и блок 29 извлечения квадратного корня.

Вычислитель-режектор пассивных помех может быть осуществлен следующим образом.

Поступающие на вход заявляемого устройства (фиг. 1) цифровые отсчеты {x_kl, y_kl) следуют через период повторения Т и в каждом элементе разрешения по дальности (кольце дальности) каждого периода повторения образуют последовательность комплексных чисел

где k - номер текущего периода, l - номер текущего кольца дальности, ϕ_l - доплеровский сдвиг фазы за период повторения (доплеровская фаза), обычно помехи, ввиду ее значительного превышения над сигналом.

Цифровые отсчеты в заявляемом устройстве (фиг. 1) поступают на соединенные входы третьего блока 7 задержки (фиг. 3) на интервал т и вторые входы измерителя 11 доплеровской фазы (фиг. 6). На первые входы измерителя 11 доплеровской фазы поступают отсчеты с выхода первого блока 2 задержки на интервал Т - τ. Отсчеты на первых и вторых входах измерителя 11 доплеровской фазы разделены на интервал Т.

Отсчеты с выхода третьего блока 7 задержки поступают на входы весового блока 1, первые входы второго комплексного сумматора 5 и на входы первого блока 2 задержки, с выходов которого отсчеты поступают в каскадно соединенные четвертый блок 8 задержки, первый комплексный перемножитель 9, первый комплексный сумматор 3, второй блок 4 задержки, второй комплексный перемножитель 10 и второй комплексный сумматор 5, выходы которого являются выходами заявляемого устройства. Отсчеты с выходов весового блока 1 поступают на первые входы первого комплексного сумматора 3.

В инверторе знака 24 (фиг. 7) блока 19 комплексного сопряжения измерителя 11 (фиг. 6) происходит инвертирование знака мнимых проекций задержанных отсчетов. В третьем комплексном перемножителе 20 осуществляется перемножение соответствующих комплексных чисел, реализуемое путем операций с проекциями этих чисел в соответствии с фиг. 5 и приводящее к образованию величин

В накопителях 21 (фиг. 6) с помощью элементов 25 задержки и сумматоров 26 (фиг. 8) осуществляется скользящее вдоль дальности в каждом периоде повторения суммирование проекций ReX_kl и ImX_kl с n+1 смежных элементов разрешения по дальности временного строба, кроме элемента сномером n/2+1, для чего выходные величины элемента 25 задержки с номером n/2 поступают только на последующий элемент 25 задержки (фиг. 8). В результате накопления образуются величины

где - оценка доплеровского сдвига фазы помехи за период повторения, усредненная по n смежным элементам разрешения по дальности.

В блоке 22 вычисления модуля (фиг. 9) определяются величины

, а затем на выходах делителей 23 (фиг. 6) - величины поступающие на вторые входы первого и второго комплексных перемножителей 9, 10. Накопление и отсчетов обеспечивает высокоточное измерение величины

В весовом блоке 1 (фиг. 2) происходит взвешивание поступающих отсчетов весовым коэффициентом g=-2, хранящимся в блоке 12 памяти.

Четвертый блок 8 задержки на интервал т совместно с первым блоком 2 задержки на интервал Т-τ образуют результирующую задержку на интервал Т. Во втором блоке 4 задержки осуществляется задержка на интервал Т.

В результате на входы комплексных сумматоров 3 и 5 отсчеты поступают синхронно. С учетом комплексного перемножения с величиной задержанных отсчетов и синфазных суммирований в комплексных сумматорах 3, 5 на выходе комплексного сумматора 5 отсчеты остатков помехи имеют вид

Двумерный поворот задержанных отсчетов в первом и втором комплексных перемножителях 9, 10 на угол обеспечивает необходимую для компенсации помехи синфазность суммируемых отсчетов. Отсчеты сигнала от движущейся цели из-за сохранения доплеровских сдвигов фазы не подавляются.

Введение третьего блока 7 задержки на интервал τ обеспечивает соответствиеоценок среднему элементу обучающей выборки, исключенному в накопителях 21 (фиг. 8). Величина т определяется выражением

где t_B - время вычисления оценки - количество элементов обучающей выборки, t_д - интервал (период) временной дискретизации.

При этом достигается соответствие вводимой в первый и второй комплексные перемножители 9, 10 оценки среднему элементу, исключенному из обучающей выборки. Тогда в случае сигнала, соизмеримого по величине с помехой, или разрывной помехи при компенсации отсчетов помехи с элемента разрешения, содержащего сигнал, исключается возможность ослабления или подавления сигнала за счет его влияния на используемые оценки. Кроме того, уменьшаются ошибки за счет рассогласования оцениваемой и действительной величинами доплеровской фазы помехи.

Синхронизация вычислителя-режектора пассивных помех осуществляется подачей на все блоки заявляемого устройства последовательности синхронизирующих импульсов от синхрогенератора 6 (фиг. 1).

Достигаемый технический результат состоит в повышении эффективности компенсации пассивной помехи с априорно неизвестной доплеровской фазой и выделения сигналов движущихся целей, что обеспечивается синфазностью суммируемых отсчетов, повышением точности оценивания доплеровской фазы помехи и уменьшением рассогласования между получаемыми усреднением отсчетов обучающей выборки оценками и отсчетами, соответствующими среднему элементу обучающей выборки.

Таким образом, вычислитель-режектор пассивных помех позволяет повысить эффективность подавления пассивной помехи и выделения сигналов движущихся целей на фоне пассивных помех c априорно неизвестной доплеровской фазой.

Изобретение относится к области компьютерной техники и может быть использовано в автоматизированных системах для выполнения комплексных математических операций с целью выделения сигналов на фоне пассивных помех с априорно неизвестной доплеровской фазой. Техническим результатом изобретения является повышение эффективности режектирования пассивной помехи с априорно неизвестной доплеровской фазой и выделения сигналов движущихся целей. В вычислителе-режекторе пассивных помех выход синхрогенератора дополнительно соединен с синхровходами блока комплексного сопряжения, третьего комплексного перемножителя, накопителей, блока вычисления модуля и делителей. Входами вычислителя-режектора пассивных помех являются входы третьего блока задержки, а выходами - выходы второго комплексного сумматора. 9 ил.

Вычислитель-режектор пассивных помех, содержащий весовой блок, первый блок задержки, первый комплексный сумматор, второй блок задержки, второй комплексный сумматор, синхрогенератор, третий блок задержки, четвертый блок задержки, первый комплексный перемножитель, второй комплексный перемножитель и измеритель доплеровской фазы, содержащий блок комплексного сопряжения, третий комплексный перемножитель, накопители, блок вычисления модуля и делители, при этом входы первого блока задержки соединены с входами весового блока и первыми входами второго комплексного сумматора, выходы весового блока соединены с первыми входами первого комплексного сумматора, выходы которого соединены с входами второго блока задержки, выходы третьего блока задержки соединены с входами первого блока задержки, выходы которого соединены с входами четвертого блока задержки, выходы четвертого блока задержки соединены с первыми входами первого комплексного перемножителя, выходы которого соединены с вторыми входами первого комплексного сумматора, выходы второго блока задержки соединены с первыми входами второго комплексного перемножителя, выходы которого соединены с вторыми входами второго комплексного сумматора, выходы первого блока задержки соединены с первыми входами измерителя доплеровской фазы, входы третьего блока задержки соединены с вторыми входами измерителя доплеровской фазы, выходы которого соединены с вторыми входами первого и второго комплексных перемножителей, выход синхрогенератора соединен с синхровходами весового блока, первого блока задержки, первого комплексного сумматора, второго блока задержки, второго комплексного сумматора, третьего блока задержки, четвертого блока задержки, первого комплексного перемножителя и второго комплексного перемножителя, отличающийся тем, что выход синхрогенератора соединен с синхровходами блока комплексного сопряжения, третьего комплексного перемножителя, накопителей, блока вычисления модуля и делителей, причем входами вычислителя-режектора пассивных помех являются входы третьего блока задержки, а выходами - выходы второго комплексного сумматора.