Устройство для сопряжения Советский патент 1983 года по МПК G06F3/04 

Описание патента на изобретение SU1001072A1

(Sk) УСТРОЙСТВО для СОПРЯЖЕНИЯ

Похожие патенты SU1001072A1

название год авторы номер документа
Устройство для сопряжения 1981
  • Гусынин Михаил Васильевич
  • Олеринский Евгений Владимирович
SU964623A1
Устройство для сопряжения 1980
  • Гусынин Михаил Васильевич
  • Олеринский Евгений Владимирович
SU903853A1
Устройство для сопряжения 1982
  • Гусынин Михаил Васильевич
  • Олеринский Евгений Владимирович
SU1022143A1
Устройство для управления обменом информации 1982
  • Рябцов Юрий Васильевич
  • Светников Олег Григорьевич
SU1081638A1
Устройство для обмена информацией 1980
  • Дорохин Аскольд Павлович
  • Нейштадт Илья Самуилович
  • Хренова Нина Борисовна
SU898414A1
Устройство для сопряжения ЭВМ с абонентом 1990
  • Коваль Сергей Яковлевич
SU1702380A1
УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ С КАНАЛОМ СВЯЗИ 1992
  • Аронштам М.Н.
  • Ицкович Ю.С.
RU2043652C1
МУЛЬТИПЛЕКСОР ТЕЛЕКОММУНИКАЦИОННЫЙ МНОГОФУНКЦИОНАЛЬНЫЙ 2004
  • Соков Михаил Васильевич
  • Кочегаров Павел Юрьевич
  • Шмырёв Виталий Николаевич
  • Калинина Ольга Ивановна
  • Зябирова Лилия Иматовна
  • Сизов Александр Дмитриевич
  • Оськин Валерий Анатольевич
RU2269154C1
Буферное запоминающее устройство 1978
  • Светников Олег Григорьевич
SU750567A1
Устройство для контроля инкубаторов 1983
  • Добычин Николай Николаевич
  • Изнов Станислав Владимирович
  • Коржев Владимир Александрович
  • Поскребышев Александр Николаевич
  • Соколин Виктор Федорович
SU1212394A1

Иллюстрации к изобретению SU 1 001 072 A1

Реферат патента 1983 года Устройство для сопряжения

Формула изобретения SU 1 001 072 A1

1

Изобретение относится к вычислительной технике.

Оно позволяет управлять очередностью выдачи сообщений и может быть использовано для сопряжения мультипроцессорных средств предва- i рительной обработки телеметрической информации с универсальными вычислительными машинами-или с периферийными средствами регистрации и ,Q отображения.

Известно устройство для сопряжения , содержащее блок адреса данных, соединенный с блоком приема информации, блок выдачи данных, под- J5 ключенный к блоку приема информации и блоку объема данных 1 .

Известно устройство для сопряжения, содержащее блок приема инфор- 20 мации, первый выход которого связан с первым входом запоминающего блока , а выход последнего - с первыми входами блока объема данных и блока адреса данных, вторыми входами подключенных через блок выдачи данных к второму -выходу блока приема инфор.мации. первый вход которого соединен с выходом блока адреса данных, второй вход блока приема информации - с первым выходом блока анализа состояний, а второй выход блока приема инфopмaц fи подключен к первому входу блока анализа состояний.

Известные устройства Ijn 2 не позволяют восстановить исходный порядок следования телеметрических данных (сообщений),что приводит к необходимости сортировки и перекомпоновки данных На сопрягаемых средствах. Данное обстоятельство является существенным недостатком при применении . таких комплексов для обработки телеметрических данных в реальном масштабе времени.

Известно устройство л-я сопряжения , содержащее блок приема информации, первый вход которого подключе к выходу блока адреса данных, а первый выход - к блоку выдачи данных, выход которого соединен с пер вым входом блока адреса данных и с первым входом блока объема данных, выход которого соединен с вто рым входом блока адреса данных Г31 Известно устройство для сопряжения, содержащее блок приема информации вход-выход которого явля ется Первым входом-выходом устройства, первый вход подключен к выходу блока хранения адреса данных, а первый выход - к входу блока выдачи данных, вход-выход которого является вторым входом-выходом уст,ройства, выход соединен с первыми входами блока хранения адреса данных и блока хранения объема данных, выход которого соединен с вторым входом блока хранения адреса данных J. Известные устройства Г 3 1 решают задачу восстановления последовательности сообщений различными способами и позволяют восстановить исходную последовательность абсолютно точно. Однако известные устройства достаточно сложны в функционировании и содержат большое количество оборудо вания. Известно, что при построении нек торых комплексов обработки телеметрической информации бывает вполне достаточно иметь не-абсолютное, а относительное восстановление исхо ной последовательности, смысл которого состоит в том, что при параллельной обработке телеинформации не колькими блоками (процессорами) предварительной обработки допускается нарушение результирующей выходной последовательности относительно входной между реперными сообщениями (измерениями, реперными точками), к которым привязываются все остальные сообщения. Реперными сообщениями могут быть как временные посылки (оцифровки секунд или сигналы миллисекунд), так и специальные периодические или непериодические посылки (наличие какоголибо канала,, определенное состояние какого-либо канала и т.п.). Нарушение последовательности между реперными сообщениями происходит из 24 за случайного времени обработки исг ходных сообщений в блоках предварительной обработки, так как это время определяется выполнением конкретного алгоритма из совокупности имеющихся. Как правило, частота появления реперных сообщений низка по сравнению с частотой следования исходных телеизмерений. Наиболее :близким к предлагае мому по технической сущности и достигаемому результату является устройство для сопряжения, решающее задачу относительного восстановления последовательности и содержащее блок приема информации, вход-выход которого является первым входом-выходом устройства, первый вход подключен к выходу блока хранения адреса данных, а первый выход - к входу блока выдачи данных, вход-выход которого является вторым входом-выходом устройства, а выход соединен с первым входом блока хранения адреса и первым входом блока хранения объема данных, выход которого соединен с вторым входом блока хранения адреса данных F2. Однако устройство сопряжения обрабатывает только одну текущую заявку на выдачу массива из общесистемной памяти в ЭВМ. При обработке текущей заявки устройство сопряжения не воспринимает новых заявок, которые могут появляться в то же время в блоках предварительной обработки системы по мере окончания выполнения ими программы, и по этой причине блоки предварительной обработки будут простаивать, что сказывается на общей производительности системы. Появление этих простоев тем более вероятно, чем выше значегде Vp(T;, + среднее время обслужи вания одной заявки устройством сопряжения; средняя величина вводимогс массива:. 51 t - затраты време ни устройства сопряжения на запрос, прием и выдачу одно го элемента (слова) массива результа тов обработки IT - время считыва ния одного эл мента массива из блока опер тивной памяти системы; t - среднее время выполнения ал горитма обработки блоком предварительной обработки m - число блоков предварительной обработки. В момент появления реперного-сообщения блок диспетчеризации системы об работки телеизмерений прекращает загрузку освобождающихся блоков предварительной обработки до тех пор, пока из устройства сопряжения не поступит сигнал разрешения., свидетельст.вующий о том, что все блоки предварительной обработки закончили выполнение лрограмм. Поскольку сигнал Рэзрешения поступает только после обработки устройством сопряжения заявок от всех блоков предварительной обработки, то простаивают те блоки предварительной обработки, чьи заявки уже обработаны. Время ожидания блоком диспетчеризации сигнала разрешения от момента появления реперного сообщения находится в диапазоне „ tm.) Ож - V. -ср Время простоя ядра системы (т.е. блоков предварительной обработки) при наличии такой ситуации может составлять tv,-CHiT(), а потеря производительности системы на интервале Тц(средний интервал появления реперных точек) составит(-t,yvi,p), 724 где р - производительность одного блока предварительной обработки в единицу времени. Соответственно, потери производительности системы на заданном интервале Т составят , и будут тем более ощутимыми, чем больше отношение - liL. Т- Ти Таким образом, для системы обработки телеизмерений, содержащей устройство сопряжения ,. характерны как детерминированные потери Д , так и вероятностные потери, величина которых определяется конкретной последовательностью решаемых задач, Из вышеизложенного видно, что основным недостатком устройства является обусловленная его структурой недостаточно высокая производительность. Цель изобретения - повышение ,производительности устройства. Поставленная цель достигается тем, что в устройство для сопряжения, содержащее блок приема информа- . ции, вход-выход которого является информационным входом-выходом .устройства., счетчик адреса, выход которого соединен с информационным входом блока приема информации, счетчик данных, выход которого соединен с разрешающим входом счетчика адреса, блок усиления, вход которого соединен с первым информационным выходом блока приема данных, причем выход блока усиления является выходом устройства, вход устройства соединен со счетными входами счетчика адреса и данных, введены блок анализа признаков, блок буферной памяти и элемент И, причем второй информационный выход блока приема информации соединен с первым и вторым информационными входами блока буферной памяти, первая, вторая и третья группы признаковых выходов блока приема информации соединены соответственно с первой, второй и третьей группами входов блока анализа признаков, выход признака репера блока приема информации соединен с первым стробированным входом блока анализа признаков, выход признака незанятости блока приема информации соединен с вторым стробирующим входом бло ка анализа признаков, выход разреше ния считывания которого соединен с управляющим входом блока приема .информации и с первым входом элемен та И5 второй, третий входы и выход которого соединены соответственно с выходом счетчика данных, с выходом признака наличия информации блока буферной .памяти и с входом считывания блока буферной памяти информационный выход которого соединен с информационными входами сче чиков.адреса и данных, первый и вто рой командные выходы блока анализа признаков соединены соответственно входами прямой и обратной записи бл ка буферной памяти. . Блок анализа признаков содержит элемент И считывания элемент И пря мой записи, элемент И обратной запи си, элемент задержки, элемент НЕ, элемент ИЛИ и группу каналов, кажды из которых выполнен в виде двух три геров и трех элементов И, причем выход первого триггера канала соеди нен с первым входом элемент И канала, второй вход первого элемента И канала соединен с первым стробирующим входом блока, первые входы второго и третьего элементо И н анала соединены с соответствующи входом первой группы входов блока, выходы первого и второго элементов И. канала соединены соответственно с первым и вторым входами второго тр гера канала, первый выход второго триггера канала соединен с вторым входом третьего элементаИ канала, второй выход второго триггера канала соединен с соответствующим входо элемента И считывания блока, выход элемента И считывания блока соединен с выходом, считывания блока, вых ды третьих элементов И каналов через элемент ИЛИ блока соединены с входом элемента НЕ блока и с пер:вым входом элемента И обратной запи си блока, выход элемента НЕ блока соединен с первым входом элемента И прямой записи блока, вторые входы элементов И прямой и обратной записи блока соединены с вторым стробирующим входом блока, вы-ход элемента И обратной записи блока является вторым командным выхоДОМ блока и через элемент задержки , блока соединен с вторыми входами вторых элементов И каналов, выход элемента И прямой записи является первым командным выходом блока, пер- i вый вход первого триггера канала соединен с соответствующим входом второй группы входов блока, а второй вход первого триггера канала соединен с соответствующим входом третьей группы входов блока. Блок памяти информации, содержит узел магистральной связи, дешифратор формата номеров занятого и свободного блока, две группы элементов Ид узел формирования запроса, два элемента И и элемент НЕ , причем вход-выход узла магистральной связи является входом-выходом блока, первый выход узла магистральной связи соединен с входом дешифратора номера свободного , блока и с входом дешифратора формата, второй выход узла магистральной связи соединен с первыми входами первого и второго элементов И и с входом дешифратора номера занятого блока, управляющий вход блока через элемент НЕ соединен с первым входрм узла магистральной связи, второй вход и третий выход которого соединены соответственнр с выходом и со сбросовым входом узла формирования запроса, запросный вход которого является информационным входом блока, первый и второй информационные выходы блока являются соответственно выходами первого и второго элементов И, первый выход дешифратора формата соединен с первыми входами элементов И первой группы и с выходом признаков незанятости блока, второй выход дешифратора формата соединен с первыми входами элементов И второй группы, каждый выход дешифратора номера свободного блока соединен с соответствующим выходом первой группы признаковых выходов блока и с вторым входом соответствующего элементаi И первой группы, каждый выход дешифратора номера занятого блока соеди н-эм с вторым входом собтветствующего элемента И второй группы, выходы элементов И второй группы являются второй группой признаковых выходов блока, выходы элементов И второй группы являются третьей группой признаковых выходов блока, третий и четвертый выходы дешифратора формата соединены соответственно с выходом признака репера блока и с вто рым входом первого элемента И. На фиг. 1 изображена структурная схема устройства сопряжения в соста весистемы, на фиг, 2 - структурная схема блока.диспетчеризации; на фиг. 3 - структурная схема блока приема информации; на фиг. - стру турная схема блока анализа; на фиг. фрагмент последовательности соотношений; на фиг. 6- форматы посылок по первому входу-выходу устройства Устройство содержит блок 1 диспе черизации, блоки 2 предварительной обработки, блоки 3 оперативной памяти, устройство сопряжения, соде жащее блок 5 приема информации,блок 6 анализа признаков, блок 7 буферной памяти, элемент И 8, счетчик 9 адреса, счетчик 10 данных, блок 11 усиления. Позицией 12 обозначен вход системы, позицией 13 - вход-вы ход устройства сопряжения, в котором блок анализа признаков содержит первый стробирующий вход Т, первую 15J, вторую 16, третью 17 гру пы входов, второй стробирующий вход 18, выход 19 разрешения считывания, первый 20 и второй 21 командные вых ды, блок приема информации имеет вт .. рой информационный выход 22, информационный вход 23, первый информационный, выход 2k, блок буферной памят и имеет выход 25 признака наличи ин(1Ормации. информационный выход 26, вход 2/ обратной записи, счетчик данных имеет выход 28. Позици-i ей 29 обозначен вход устройства, блок усиления имеет выход 30, являющийся выходом устройства сопряжени Блок диспетчеризации содержит {фиг. 2) буферное ЗУ 31 , элемент И 32, регистр 33, схему 3 сравнени элемент И 35, элемент НЕ 36, узел 37 магистральной связи, элемент ИЛИ 38, шифратор 33. Блок приема информации содержит (фиг. 3) узел 0 магистральной связи, дешифратор формата 1, дешифратор номера свободного блока , дешифратор номера занятого блока 3 группу элементов И 44, группу элементов И 45, элементы И 46 и 47, узел 48 формирования запроса, выходы 50 и 51 узла магистральНОЙ связи, выходы 52-55 дешифрато- ( ра формата. Блок анализа признаков содержит (фиг. 4) группу каналов, каждый из которых выполнен в виде триггера 56, элементов И 57 и,5В, триггера 59, элемента И бО. Кроме того, блок анализа признаков содержит элемент ИЛИ 61, элемент НЕ 62 элемент И 63 прямой записи, элемент И 64 обратной записи j элемент И 65 считывания, элемент 66 задержки. Суть изобретения состоит в следующем. В состав устройства сопряжения введен блок 6 буферной памяти, особенностью которого является возможность записи данных по двум входам (прямая и реверсивная обратная запись).При этом, если запись ведется по левому входу, то содержимое блока буферной памяти в порядке поступления данных по этому входу автоматически сдвигается к выходу. Если же запись ведется по правому входу, то при записи очередного слова по этому входу содержимое блока буферной памяти целиком сдвигается на один уровень в сторону левого входа, а записываемое слово является первым кандидатом на считывание. Наличие такого блока буферной памяти позволяет организовать в системе обработки телеизмерений такой процесс диспетчеризации и обработки исходных сообщений, при котором исключаются простои блоков предварительной обработки в случае поступлений реперных точек. Если в момент поступления реперного сообщения А (фиг. 5) еще ведется обработка некоторых сообщений I, i + 1,. .,j из предыдущего интервала Т.| и имеются свободные блоки предварительной обработки, то блок диспетчеризации будет загружать эти свободные вычислители сообщениями 1,2,3... из следующего интервала Т. При-такой ситуации, когда в обработке находятся сообщения из различных интервалов, запись заявок (посылок) в устройстве сопряжения от блоков, заканчивающих обработку сообщений из Ту, , должна осуществляться в блок буферной памяти по правому входу, а запись заявок от блоков, заканчивающих обработку сообщений из Т, по левому входу, т.е.по правому входу запис ваются заявки предыдущего интервала а по левому входу - текущего ивтерв -ла. Если подобная ситуаций образует ся при поступлении следующего репер ного сообщения В, то заявки от обработки сообщений К, К+1,..., 1 интервала Tj будут записываться по правому входу, а заявки 1,2,3,... интервала по левому входу. Такая двухвходовая запись позволяет -решить задачу восстановления последовательности сообщений относительно реперных точек без прерыва ния процессов диспетчеризации и обработки и, таким образом, повысить производительность системы обработки телеизмерений в целом, . I Устройство работает следующим образом. Перед началом сеанса предварител ной обработки телеизмерений устанав ливаются в исходное нулевое состояние триггеры .56, в результате чего на элементы И 58 поступают с них запрещающие потенциалы, и триггеры 59, 8 результате чего на элементы И 60 поступают с них запрещающие, а на элемент И б5 - разрешающие потенциалы, а на регистре 33 (в бло ке 1 диспетчеризации.) фиксируется н мер (идентификатор) канала, выбранного в качестве реперного. Разрешающий потенциал с выхода элемента И б5,.т,е. с выхода 19 поступает на вход элемента И 8 и на вход элемента НЕ 49 в результате чего на выходе элемента НЕ 9 имеется запрещающий потенциал, который транслируется из блока 5 пр ема информации через вход-выход 3 в блок 1 Диспетчеризации и поступает из узла 37 магистральной связи на один из входов элемента И 35 и далее на вход элемента НЕ Зб-, на выходе которого имеется разрешав ющий потенциал, поступающий на один из входов элемента И 32. Все блоки 2 предварительной обработки транслируют в блок 1 диспе черизации сигналы Свободен, которые поступают из узла 37 магистраль ной связи на входы элемента ИЛИ 38 шифратор 39. На выходе элемента . ИЛИ 38 имеется разрешающий потенциал, поступающий на второй вход эл мента И 32, На выходе шифратора 39 Сформирован код номера того из блоков 2 предварительной обработки, у которого этот номер наименьший по значению. По третьему входу элемент И 32 закрыт, так как в исходном состоянии буферное ЗУ 31 пусто. Блок 7 буферной памяти в устройстве i в исходном состоянии также пуст. Поскольку все триггеры 59 находятся в исходном нулевом состоянии, на входе элемента И 6 4/соединенного с выходом элемента ИЛИ 61, имеется запрещающий потенциал, а на входе элемента И 63 - разрешающий потенциал. Исходные сообщения, содержащие номер канала и данные, поступают с входа 12 на вход блока 1 диспетчеризации и записываются в буферное ЗУ, Когда в буферном ЗУ появляется информация, элемент И 32 открывается по третьему входу и осуществляется считывание верхнего хранимого слова. Номер канала из буферного ЗУ поступает на схему З сравнения. Если сравнения нет, то со схемы З сравнения в узел 37 Магистральной связи поступает соответствующий потенциал и узел 37 магистральной связи выдает данные, поступившие в него из буферного ЗУ 31 тому блоку 2 предварительной обработки, номер ко-i торого сформирован на выходе шифратора . 39 . Дисциплиной диспетчеризации является дисциплина Первый освободился- Первый загрузился. Блок 2 предварительной обработки, получив исходные данные из блока 1 диспетчеризации, снимает свой сигнал Свободен. После выдачи исходных данных в блок 2 предварительной обработки блок 1 диспетчеризации выдает в блок 5 приема информации посылку формата 1 (фиг. 6). Кодовая часть посылки поступает на дешифратор n и дешифратор 2, а информационная часть на дешифратор k3 и элементы И 6 и И 47. Дешифратор 2 на кодовую часть посылки не реагирует. Дешифратор 1 реагирует на кодовую часть посылки формата i, в результате чего на выходе 53 появляется разрешающий потенциал. Дешифратор .43 реагирует rta информационную часть посылки формата 1 и на соответствующем выходе дешифратора 43 появляется разрешающий потенциал. В результате срабатывания дешифратора 41 и дешифратора возбуждается один из элемен тов И 5, разрешающий потенциал с выхода которого через ход 17 блока поступает на соответствующий триггер 56, устанавливая его в единично состояние. Состояние этого триггера 5б отражает состояние соответствующего блока 2 предварительной обработки. Элемент И 58, подключенный к выходу возбужде)ного триггера 5бр срабатывает, так как по второму вхо ду он закрыт запрещающим потенциалом с дешифратора 2, Блок 2 предварительной обработки, выполняя программу обработки исходного сообщения, Hapa6atyBaeT массив результатов и размещает его в одном из блоков 3 оперативной памяти. Окончанием выполнения программы блоком 2 предварительной обработки считается момент выдачи им в блок 1 диспетчеризации управляющего сигнала Свободен, а в блок 5 приема информации посылки фо мата 2 (фиг. 6). В кодовой части этой посылки блок 2 предварительной обработки указывает свой относительный номер, а в информационной части посылки - адрес А и объем V наработанного им массива . результатов. Дешифратор +2 реагирует на кодовую часть посылки формата 2 и на его определенном выходе появляется разрешающий потенциал, поступающий на соответствующие элементы И kk (фиг. 3),И 57 и И 60 (фиг.4 Дешифратор 41 также реагирует на .кодовую часть посылки, в результате чего на выходе 52 появляется разрешающий потенциал, опрашивающий все элементы И 44, И 47 (фиг. 3), элемент И 63 и элемент И 64 (фиг. 4 один из элементов И 44, на который поступают разрешающие потенциалы с дешифратора 42 и дешифратора 41, срабатывает и через вход 1б блока 6 воздействует на соответствующий триггер 56, возвращая его из единич ного в исходное нулевое состояние. Элементы И 57 и И 60 от воздействия разрешающего потенциала с дешифрато ра 42 не срабатывают, так как закры ты по вторым входам запрещающими по тенциалами. В результате опроса элементов И 47 разрешающим потенциалом с выхода 52 дешифратора 41 на первый вход блока 7 буферной памяти через выход 22 блока 5 поступает информационная часть посылки формата 2. В результате опроса элементов И 63 и И 64 разрешающий потенциал появляется на выходе элемента И 63. Этот потенциал передается с выхода блока 6 и служит сигналом прямой записи для блока 7 буферной памяти. В результате действия сигнала прямой записи в блок 7 буферной памяти :по левому входу записывается значение адреса А и объема V массива результатов обработки. Дешифратор 43 на информационную часть посылки .формата 2 не реагирует. При наличии информации в блоке 7буферной памяти на выходе 25 блока 7 имеется сигнал, являющийся разрешающим потенциалом по соответствующему входу элемента И 8. Если выдача массива результа.ов обработки из блока 3 оперативной памяти не производится устройством сопряжения, то на выходе 28 блока 10 Имеется разрешающий потенциал. При наличии разрешающих потенциалов на всех входах элемента И 8 на его выходе появляется сигнал смитывания информации из блока 7 буферной памяти, поступающий в блок 7 с входа 27. В ре:зультате действия этого сигнала из блока 7 считывается слово, содержащее адрес А и объемV массива данных, которое с выхода 2бблока 7 поступает на входы счетчика 9 адреса (сюда поступает значение А) и на входы счетчика 10 данных (сюда поступает значение V ). Реакцией счетчика 10 данных является выработка сигнала на выходе 28, разрешающего функционирование счетчика 9 адреса и запрещающего - для элемента И 8. Счетчик 9 адреса, имея Л и получив разрешающий сигнал с выхода 28 блока 10, передаёт этот адрес А на вход 23 блока 5 приема информации, который при помощи своего узла 48 формирования запроса организует обращение за информацией по данному адресу и соответствующий блок 3 оперативной памяти (узел 48 формирования запроса, получая сигнал ВМС свободен от узла 40 магистральной связи выдает ему номер блока 3 оперативной памяти и адрес ячейки в этом блоке, полученные nv/тем соответствующего разложения А,а так же выдает команду на чтение информации из памяти). Считанная из блоков 3 оперативной памяти информация поступает в блок 5 приема информации в виде посылки формата 3 (фиг. 6) .Кодовая часть посылки содержит код Чтение БОП, а инфор - мационная часть - результаты обработки . Дешифратор 41 реагирует на кодовую часть посылки формата 3 (фиг.6 и, вырабатывает на выходе управляющий сигнал Чтение БОП, опрашивающий элементы И 46, в результате чего информационная часть поступившей посылки с выхода 51 узла 40 поступает на выход 24 блока 6, подключенный к входу блока 11 усиления;Дешифратор 42 на кодовую часть посылки не реагирует. Дешифратор 43 может реагировать на содержимое информационной части посылки, но его реакция остается без последствий, так как элементы И 45 не опрашиваются. Блок 11 выдачи данных передает полученные результаты обработки второму входу-выходу 30 в 3BMi По окончании передачи данных в ЭВМ вырабатывается сигнал, который с выхода 29 блока 11 поступает в счет чик 9 адреса и в счетчик 10 данных Если массив результатов обработки передан полностью, то адрес данных в счетчике 9 увеличивается, а объем данных в счетчике 10 умень шается на единицу.Модифицированны адрес выдается из счетчика 9 адреса на вход 23 блока 5 приема информ ции, который вновь организует считы вание очередного слова из блока 3 оперативной памяти и передачу его в блок 11 усиления. Считывание данных из блоков 3 оперативной памяти продолжается до тех пор, пока заданный массив информации не будет исчерпан и выдан в ЭВМ. Момент оконча ния работы с ЭВМ фиксируется сигна лом на выходе 28 счетчика 10. Этот сигнал запрещает дальнейшую модификацию адреса А и передачу его в блок 5 приема информации, а также является разрешающим потенциалом дл элемента И 8, свидетельствующим о том, что счетчики 9 адреса и 10 16 2 готовы к приему следующего данных слова из блока 7 буферной памяти. При появлении в исходной последовательности реперного сообщения в блоке 1 диспетчеризации срабатывает схема 34 сравнения и на ее выходах происходит смена потенциалов. Так как элемент И 35 будет открыт только по одному входу от схемы 34 сравнения, то элемент И 32 выработает команду на считывание из буферного ЗУ 31 следующего сообщения. Узел 37 магистральной связи, реагируя на перепад потенциала по шине, связывающей его со схемой 34 сравнения, вырабатывает посылку формата 4 (фиг. 6) и выдает ее в блок 5 приема информации. Дешифратор 42 на кодовую часть посылки не реагирует. Дешифратор 41 реагирует на кодовую часть посылки и на его выходе 55 появляется управляющий сигнал Репер, опрашивающий элементы И 58. В результате этого опроса состояние триггеров 5б переписывается на триггеры 59, т.е. на триггерах 59 фиксируется состояние блоков 2 предварительной обработки (Свободен или Загружен) в момент появления реперноге сообщения . Если хотя бы один из триггеров 59 переводится в единич ное состояние, то на выходе элемента И 65 появляется запрещающий потенциал, поступающий с выхода 19 блока 6 на вход элемента И 8 и запрещающий считывание данных из блока 7. Одновременно на выходе элемента НЕ 49 блока 5 приема информации появляется сигнал Запрет, транслируемый узлом 40 магистральной связи в блок 1 диспетчеризации на вход (Элемента.И 35. Несмотря на то, что этот сигнал является для элемента И 35 разрешающим, срабатывания элемента И 35 не происходит j, так как он закрыт по BtopOMy входу.Работа блока 1 диспетчеризации продолжается обычным обоазом. Так как работа блока 1 диспетчеризации после появления реперного сообщения продолжается обычным образом, что часть блоков 2 предварительной обработки может обрабатывать и заканчивать обработку новых сообщений (т.е. сообщений, которые поступили позднее реперного), в то время как некоторые блоки 2 предварительной обработки еще обрабатывают старые сообщения (т.е. сообщения, поступившие до реперного сообщения). Запись информационной части посылки формата 2 из блока 2 предварительной обработки, окончибшего обработку нового сообщения производится в блок 7 буферной памяти по левому входу (прямая запись). Если же на вход устройства k сопряжения поступит /посылка формата 2 .из блока 2 предварительной обработки окончившего обработку стйроГо сообщения, то происходит срабатывание соответствующего элемента И 60 (который открыт по второму входу разрешающим потенциалом с триггера 59, состояние которого отражает факт обработки данным блоком 2 предварительной, обработки ста рого сообщения) и элемента ИЛИ 61, разрешающий потенциал с выхода которого поступает на один из входов эле .мента И 6. На второй вход элемента И б с входа 18 блока 6 поступает сигнал БПО свободен (сигнал является реакцией блока 5 приема информации на прием посылки формата 2). Элемент И 64 срабатывает и на его вы ходе появляется сигнал реверсивной записи для блока 7 буферной памяти. Этот сигнал и передается на выход 21 блока 6. Поэтому информационная часть посылки формата 2, содержащая А и V массива результатов обработки старого сообщения будет записана в блок 7 впереди новых по сылок и будет считана из блока 7 ран ше этих новых ; посылок, что и требу ется для восстановления последователь ; ности относительно реперных сообщений Сигнал с выхода элемента И 64, пр ходя через элемент задержки 66, .опра шивает элементы И 57 и поскольку на одном из выходов дешифратора 42 имер-тся разрешающий потенциал (обрабатывается посылка формата 2), на выходе соответствующего элемента )И 57 появляется сигнал, устанавливающий соответствующий триггер 59 в исходное нулевое состояние, что свид тельствует о том, что закончена обра ботка старого сообщения в блоке 2 предварительной обработки. Пока все старые.сообщения не бу дут обработаны,на выхоДе элемента И 6.5 будет держаться потенциал .запрещающий считывание даннь1х из блока 1 218 7. Выполнение этого условия строго обязательно так как иначе при высокой скорости рассасывания блока 7 может произойти нарушение результирующей выходной последовательности относительно реперного сообщения. Как ТОЛЬКО все старые сообщения будут обработаны, все триггеры 59 примут начальное нулевое состояние,; на всех входах элемента И 65 установятся разрешающие потенциалы, и на выходе элемента И б5 появится сигналр разрешающий считывание из блока 7. Первыми из блока 7 будут считываться старые, данные. Сигнал Запрет в блоке 1 диспетчеризации исчезает. Таким образом, введение в состав устройства сопряжения блока 6 анализа, блока 7 буферной памяти с реверсивной заЬисью и элемента И 8 позволяет исключить простои ядра системы обработки (блоков 2 предварительной обработки/ Поскольку вывод массива результат, тов из памяти производится гораздо быстрее среднего времени обработки со - .общений, то при соответствующей емкости блока 7 его переполнение не будет иметь места.. Особо следует отметить, что в системе обработки телеизмерений, а именно в блоке 1 диспетчеризации. предусмотрена блокировка элементом И 35 ситуации, когда блок 1 диспетчеризации фиксирует схемой 34 сравнения I- е реперное сообщение, по левому, входу в блок 7 устройства сопряжения записываются сведения о сообщениях , относйщихся к (|-1)-му реперному сообщению, а по правому входу в блок 7 записываются сведения о сообщениях, относящихся к (1-2)-му реперному сообщению. Блокировка, как видно, необходима для правильного восстановления последовательности. Появление же блокировок реально маловероятно, так как частота появления реперных сообщений значительно меньше частоты следования телеизмерений. Поэтому простоями ядра системы,., обуславливаемыми такими маловероятными блокировками, можно пренебречь. Таким образом, устройство для сопряжения , содержащее блок 6 анализа признаков, блок 7 буферной памяти, и элемент И 8, и соответствующая организация работы блока 1 диспетче- ризации позволяют повысить.быстродействие устройства сопряжения и решать задачу восстановления после довательности сообщений без потерь производительности ядра системы. Формула изобретения К Устройство для сопряжения, содержащее блок приема информации, вход-выход которого является информационным входом-выходом устройства, счетчик адреса, выход которого соединен с информационным входом бло ка приема информации, счетчик данных выход которого соединен с разрешающи входом счетчика адреса, блок усиления, вход которого соединен с первым информационным выходом блока приема данных, причем выход блока усиления является выходом устройства, вход устройства соединен со счетными вход ми счетчика адреса и данных, отли чающееся тем, что, с целью повышения производительности, оно содержит блок анализа признаков, бло буферной памяти и элемент И, причем второй информационный выход блока приема информации соединен с первым и вторым информационными входами блока буферной памяти, первая, вторая и третья группы признаковых выходов блока приема информации соединены соответственно с первой, второй и третьей группами входов блока анализа признаков, выход признака репера блока приема информации соединен с первым стробированным входом блока анализа признаков, выход. признака незанятости блока при ема информации соединен с вторым стробирующим входом блока анализа признаков, выход разрешения считывания Которого соединен.с управляющим входом блока приема информации и с первым .входом элемента И, второй третий входы и выход которого соединены соответственно с выходом счетчика данных, с выходом признака нали чия информации блока буферной памяти и с входом считывания блока буферной памяти, иц)|юрмационный выход которого соединен с информационными входами счетчика адреса и данных, пе вый и второй командные выходы блока анализа признаков соединены соответ ственно с входами прямой и обратной записи блока буферной памяти. 2.Устройство по п. Л, о т л ичающееся тем, что блок анализа признаков содержит элемент И считывания, элемент И примой записи, элемент И обратной записи, элемент задержки, элемент НЕ, элемент ИЛИ и группу каналов, каждый из которых выполнен в виде двух триггеров и трех элементов И, причем выход первого триггера канала соединен с первым входом первого элемента И канала, второй вход первого элемента И канала соединен с первым стробирующим входом блока, первые входы второго и третьего элементов И канала соединены с соответствующим входом первой группы входов блока, выходы первого и второго элементов И канала соединены соответственно с первым и вторым входами второго, триггера канала, первый выход второго триггера канала соединен с вторым входом третьего элеменгга И канала, второй выход второго триггера канала соединен с соответствующим входом элемента И считывания блока, выход элемента И считывания блока соединен с выходом считывания блока, выходы третьих элементов И каналов через элемент ИЛИ блока соединены с входом элемента НЕ блока и с первым входом элемента И обратной записи блока, выход Элемента НЕ блока соединен с первым входом элемента И прямой записи блока, вторые входы элементов И прямой и обратной записи блока соединены с вторым стробирующим входом блока, выход элемента И обратной записи блока является вторым командным выходом блока и через элемент задержки блока соединен с вторыми входами вторых элементов И каналов, выход элемента И прямой записи является первым командным выходом блока, первый вход первого триггера канала соединен с соответствующим входом второй группы входов блока, а второй вход первого триггера канала соединен с соответствующим входом третьей группы. 3.Устройство по п. 1, отличающееся тем, что блок памяти информации содержит узел магистральной связи, дешифраторы формата номеров занятого и свободного блока, две группы элементов И, узел формирования запроса, два элемента И и элемент НЕ, причем вход-вы- , хрд узла магистральной связи является входом-выходом блока , первый выход узла магистральной связи соединен с входом дешифратора номера сво- 5 одного блока и с входом дешифратора «формат а, второй выход узла магистральной связи соединен с входами первого и второго элементов И и с вхоом дешифратора номера занятого бло- Ю ка, управляющий вход блока через элемент НЕ соединен с первым входом уза магистральной связи, второй вход и третий выход которого соединены соответственно с выходом и со сбросо- «5 вым входом узла формирования запроса , запросный вход которого является информационным входом блока, первый и второй информационные выходы блока являются соответственно выхода- 20 ми первого и второго элементов И, первый выход дешифратора формата соединен с первыми входами элементов И первой группы и с выходом признаков незанятости блока, второй выход дешиф2$ ратора формата соединен с первыми входами элементов И второй группы, каждый выход дешифратора номера свободного блока соединен с соответствующим выходом первой группы призна- зо

ковых выходов блока и с вторым вхо. дом соответствующего элемента И первой группы, каждый выход дешифратора номера занятого блока соединен с вторым входом cooтвeтctвyющeгo элемента И второй группы, выходы элементов И второй группы являются . второй группой признаковых выходов блока, выходы элементов И второй группы являются третьей .группой признаковых выходов блока, третий и четвертый выходы дешифратора формата соединены соответственно с вь1ходом признака репера блика и с вторым входом первого элемента И. 1

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР W fOitOSe, кл. G 06 F 9/19, 1971.2.Патент Великобритании

№ 1389066, кл. G 06 F 13/00, 1973.

3.Авторское свидетельство СССР № 560220, кл. G 06 F 3/04, 1977.

k. Авторское свидетельство СССР по заявке № 2917068/18-24, кл. G Об F 3/0, 1980.

5. Авторское свидетельство СССР по заявке № 3260105/18-2, кл. G 06. F 3/0, 1981 .(прототип). ГГ 1/1 cii-X 1дг...

/ г- I / j Х1. J

V

V.

N

N

J...L

ГЖ1

у

ж J ч

Ш

J

К лч

5$

JT

.5

VN

$

«г

OCl /jf/r

v/7tr A

W

iffffO

fPffff/W

/

/lf S/7ff

ff/7/ fffff

/7ff

Oflffff/ff J

0ff/}„ e/7f/7

WW1

fff.ff

SU 1 001 072 A1

Авторы

Олеринский Евгений Владимирович

Гусынин Михаил Васильевич

Даты

1983-02-28Публикация

1981-09-01Подача