Множительно-делительное устройство Советский патент 1983 года по МПК G06G7/161 

. (54) МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

1 Изобретение относится к электричес- ,

ким вычислительным устройствам, производящим умножение и деление сигнала постоянного тока и широтно-импульсных сигналов, и может быть использовано в аналоговых вычислительных машинах. Известно множительно-дёлительное устройство, содержащее генератор тактовых импульсов, триггер, ключи, компаратор til .

Недостатком устройства является низкое быстродействие и невозможность работы с большим числом преобразуемых сигналов.

Наиболее близким к предлагаемому является множительно-делительное уст ройство, содержащее времяимпуяьсный множительно-делитепьный блок, формирователь импульсов, триггер t2 .

Известное устройство обладает низ-КИМ быстродействием и может работать только с двумя преобразующими аегнапами.

Цель изобретения - повышение быстродействия и расширение области применения за счет умножения на п и деления на m широтно-импульсных сигналов.

Поставленная цель достигается тем, что в множительно-делительное устройство, содержащее времяимпульсный множительно-делительный блок, формирователь импульсов, триггер, потенциальный вход времяимпульсного множитепьно-аелительного блока является входом сигнала-сомножителя постоянного тока, вход формирователя импульсов является синхронизирующим входсал устройства, выход формирователя импульсов соединен со счетным входом триггера, прямой выход которого подключен к первому ком.мутирующему входу Времяимпульсного множительно- делительного блока, введены инвертор, переключатель, блок определения знака сигнала и соединенные последовательно П -1 допогагательных времяимйульсных множительно-делительных блоков, причем выход времяимпульсного мнoжvIтeльнo- .. 1 де/гательного блока соединен с потенциальным входом первого дополнительного времяимцульсного множительно-делительногб блока, выход последнего дополнительного времяимпульспого множительно-делитетаьного блока соединен с входом Ш1вертора и первым входом переключателя, второй вход которого соедт1ен с выходом инвертора, выход переключателя является выходом устройства 2п входов блока определения знака сиг нала являются знаковыми входами устройства, выход блока определения знака сигнала подключен к управляющему вход переключателя, первые управляющие вхо ды всех времяимпульсных мпожительноделительных блоков являются входами широтно-импульсных сигналов-делимых, вторые управляющие входы всех времяимпульсных множительнр-делительных блоков являются входами широтно-импульстгх сигналов-делителей, прямой вы ход триггера подключен к первым комму тирующим входам дополнительных время импульсных множитеяьно-дели1-ельных блоков, инверсный выход триггера соединен с вторыми коммутирующими входами всех времяимпульсных множительно-делительных блоков. Блок определения знака сигнала содержит 2п - 1 соединенных пскледовательно элементов И, первый и второй входы перво.о элемента И и вторые вхо ды остальных элементов И являются соответствующими входами блока определе ния знака сигнала, выходом которого является выход последнего элемента И# Времяимпульсный множительнонделктельный блок содержит соединенные последовательно первый ключ, первый масштабный резистор, второй и третий ключи, второй масщтабный резистор, ин вертирующий интегратор, четвертый ключ и третий масщтабный резистор, а второй вывод первого масштабного резистб подключен к второму выводу третьего масштабного резистора, выход второго ключа через интегрирующий конденсатор соединен с шиной нулевого потенциала, вход первого ключа является потенциальным входом времяимпульс ного множительно-делительного блока, выходом которого является выход инвер -ирующего интегратора, управляющие входы второго и третьего ключей являются соответственно первым и вторым коммутирующими входами времяимпульс ного множительно-делительного блока, управляющие входы первого и четвертог 16 ;4 ключей являются соответственно первым и вторым управляющими входами времяимпульсного множительно-делительного блока. На фиг. 1 изображена функциональная схема предлагаемого множительно-делительного устройства; на фиг. 2 - функциональная схема времяимпульсного множительно-делительного блока; на фиг. 3 функциональная схема блока определения знака сигнала. Устройство содержит времяимпульсные множительно-делительные блоки 1/j, 12, ... IT), инвертор 2, переключатель 3, формирователь 4 импульсов, триггер 5, блок 6 определения знака сигнала, вход 7 сигнала-сомножителя постоянного тока, синхронизирующий вход 8, входы 9, 9,2,, ... 9 щиротно-импульсных сигналов-дели1О„ широтмых, входы 10, 102 но-импульсных сигналов-делителей, знаковые входы 11, 112 Ь ход 12 устройства, первый, второй, третий и четвертый ключи 13-16, первый, второй и третий масштабные резисторы 17-19, инвертирующий интегратор 2О, ; интегрирующий конденсатор 21, шину 22 нулевого потенциала, потенциальный вход 23, первый и второй коммутирующие входы 24 и 25, первый и второй управляющие входы 26 и 27, выход 28 времяимпульсного множительно-делительного блока, элементы И 29,, 29, 29 ... , , входы 30, 30,302„. и выход 31 блока определения знака сигнала. Множительно-делительное устройство работает следующим образом. В первый период щиротно-импульсного сигнала, фиксируемый формирователем 4 импульсов и триггером, который поступает с синхронизирующего входа 8 вторые ключи 14 всех времяимпульсных множительно-делительных-блоков 1, 12, ... , 1 замкнуты, а третьи ключи 15 разомкнуты. Поэтому вькодные напряжения всех времяюипульсных множительно-делительных блоков 1,,, 12, .. меияются и остаются в первом периоде |п6сто5шными.1 В конце первого периода в момент размьшаяия вторых ключей 14 на интегрирующих конденсаторах 21 в i -ом времяимпульсном множительно-делительном блоке формируется напряжение и,-и., - потенциальные сигналы на входах и выходах времяимпульсных множителыю делительньпс блоков; - импульсные сигналы на входах 02/ - импульсные сигналы на входах lO-j 1 1, -п, ,...m. В установившемся режиме напряжение определяемое по формуле (1), равно нулю. Поэтому со втором периоде широтноимпульсного сигнала отклонение выходно го напряжения времяимпульсного множительно-делительного блока 1-t в конце второго периода от его значения в конце первого периода широтно-импульсного . сигнала равно:.- , . (-Ч,)Ч( где to момент времени, соответствующий окончанию второго периода широтно-импульсного сигнала; Т, - посто5шная времени инвертирую щего интегратора 2О; величина сопротивления второго масштабного резистора 18; 2t ичина емкости интегрируюшего конденсатора 21. Таким образом, в установиыиемся режиме выходное напряжение любого времяимпульсного множительно-делительного блока постоянно, а пульсации отсут ствуют. Отсутствие пульсаций на выходе каждого времяимпульсного множительноделительного блока розволяет соединять их последовательно и получать в результате высокую точность вьшолнения операций умножения и деления сигнала постоянного тока на широтно-импульсные .сигналы. На выходе 12 множительно-делительтого устройства формируется сигнал п п--%-пГ StcfnU,(3) где знак выходного напряисения ЗнеиК вьсюдного напряжения определяется переключателем 3. Формирование сигнала управления переключателем, 3 производится блоком 6 определения знака . По сравнению с прототипом предлагаемое мвожительно-делитепьное устройство характеризуется повышенным EiJciv родействием к возможностью умножения и деления на большое число широтновмпульсных сигналов. Формула изобретения 1.Множительно-делительное устройство содержащее времяимпульсный множительно-делительный блок, формирователь импульсов, триггер, потенциальный вход времянмпульсного множительно-делитсльного блока 5геляется входом сигнала-сомножителя постоянного тока, вход формирователя импульсов является синхронвзи- рукяцкм входом устройства, выход формирователя нмпуж сов соединен со счетшдм входом триггера, прямой выход которого подключен к первому коммутирутощему входу времяимпульсного множительно- делительного блока, отличающее с я тем, что, с целью повьшгения. быстродействия и расширения области применения за счет умножения на п и деления на гп широтно-импульсных сигналов, в него введены инвертор, переключатель, блок определения знака сигнала и соеди-. ненные последовательно п -1 дополнительных времяимпульсных множительно-делительных блоков, причем выход основного времянмпульсного множительно-делительного блока соединен с потенциальным входом первого дополнительного времяимпульсного множительно-делительного блока, выход последнего дополнительного времяимпульсного множительно- делительного блока соединен с входом инвертора и первым входом переключателя, второй вход которого соединен с выходом инвертора, выход переключателя является выходом устройства, 2п входов блока определения знака сигнала являются знаковыми входами устройства, выход блока определения знака сигнала подключен к управляющему входу переключателя, первые управляющие входы всех времяимпульсных множительно-делительных блоков являются входами широтно-импульсных сигналов-делимых, вторые управляющие входы всех времяимпульс11ых множи- тельно-делительных блоков $шляются вхсдами щиротно-импульсных сигналов-делителей, прямой выход триггера подключен к первым коммутирующим входам дополнительных времяимпульсных множительноделительных блоков, шшерсный выход триггера соединен с вторыми коммутирующими входами всех времяимпульсных множительно-делнтельных блоков. 2,Устройство по п. 1, о т л и ч а ющ е е с я тем, что блок определения знака содержит 2 п -1 соединен- нъгх последовательно элементов И, первый ц второй входы первого элемента И и вторые входы остальных элементов И являются соответствующими входами бпсжа определения знака сигнала, выходом кото рого является выход последнего элемента И. 3, Множительно-делительное устройст .во по п. 1, о т л и ч а ю щ е е с я тем, что времяимпульсный множительноделительный блок содержит соединенные последовательно первый ключ, первый масштабный резисте р, второй и третий ключи, второй масштабный резистор, инвертирующий интегратор, четвертый ключ и третий масштабный резистор, а второй вьтод первого масштабного резистора подключен к второму вьтоду третьего масштабного резистора, выход второго ключа через интегрирующий конденсатор соединен с шиной нулевого потенциала, вход первого ключа является потенциальHbOvi входом времяимпульсного множительно-делительного блока, выходом которого является выход инвертирующего интегратора, управляющие входы второгхэ и , третьего ключей являются соответственно первым и вторым коммутирующими входами времяимпульсного множительно-делительного блока, управляющие входы первого и четвертого ключей 5тляются соответственно первым и вторым управляющими входами времяимпульсного множительно-делительного блока. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 409234. кл. G, 06 G 7/16, 1970, 2. Карпов Р. Г. и др. Преобразование и математическая обработка широтноимпульсных сигналов. Машиностроение, 1977, с. 128-130, рис. 93 (прототип).

..,I

Фиг. У