Цифровой аппроксиматор Советский патент 1983 года по МПК G06F7/544 

Изобретение относится к автоматике, вычислительной и измерительно технике и может использоваться для линеаризации характеристик частотны датчиков, в специализированных вычислительных устройствах для аппро симации заданных функциональных за .симостей и т.п. Известно число-импульсное линеаризующее устройство с масштабированием, содержащее управляемый делитель частоты, делитель частоты, эле мент И-ИЛИ, блок памяти, счетчик адреса и переключатель каналов Ll Однако данное устройство имеет низкую точность аппроксимации. Наиболее близким по технической сущности к предлагаемому является частотно-импульсный функциональный преобразователь, содержащий три управляемых делителя частоты, дешиф ратор, блок памяти, блок управления и генератор опорной частоты, выход которого соединен с сигнальным входом первого управляемого делителя частоты, соединенного выходом с сиг нальным входом второго управляемого делителя частоты,выход которого является выходом преобразователя, и подключенного цифровыми входами коэффициента деления к первым выходам блока памяти, соединенного первыми входами с первыми выходами дешифратора, входы блока управления соединены с вторым выходами дешифратора, а выходы подключены к BTOpoiviy входу бло ка памяти и управляющим входам пе 3вого управляемого делителя частоты, соединенного счетным входом коэффициента деления и цифровыми выходами коэффициента деления соответст венно с выходом дополнительного управляемого делителя частоты, сигнальный вход которого подключен к выходу генератора опорной частоты, и входами дешифратора, причем вторые и третьи выходы блока памяти соединены соответственно с цифровыми входами коэффициентом деления второго дополнительного управляемых делителей частоты 1.2, Недостатком известного устройства является пониженная точность воспроизведения функциональных зависимостей, обусловленная применением кусочно-линейной аппроксимации функции. . Цель изобретения - повыяение точ ности аппроксимсщии Поставленная цель достигается те что в цифровой аппроксиматор, содер жащий первый, счетчик, дешифратор, реверсивный счетчик, блок памяти, первую группу импульсно-потенциальных элементов И и первый элемент . ИЛИ, входы которого соединены с выходами ймпульсно-потенциальных элементов И первой группы, потенциальные входы которых соединены с выходами разрядов первого счетчика, выход дешифратора соединен с входом блока памяти, дополнительно введены второй счетчик, вторая группа ймпульсно-потенциальных элементов И, второй элемент ИЛИ, два импульсных вычитателя и два управля.емых делителя частоты, управляющие вхрды которых соединены с первым и вторым выходами блока памяти соответственно, третий и четвертый выходы которого соединены с установочным и управляющим входами реверсивного счетчика, счетный вход которого соединен . с выходом первого управляемого делителя частоты, информационный, вход которого соединен с выходом первого импульсного вычитателя и инфомационНЕлм входом второго управляемого делителя частоты, выход которого соедчнен с входом второго счетчика, выходы разрядов которого соединены с импульсными входами.ймпульсно-потенциальных элементов И первой и второй групп, потенциальные входы ймпульсно-потенциальных элементов И второй группы соединены с выходами разрядов первого счетчика, выходы которого подключены к входам дешифратора, вход первого счетчика соединен с входом аппроксиматора и первым входом второго импульсного вычитателя, второй вход и выход крторого соединены соответственно с выходом первого элемента ИЛИ и первым входом первого импульсного вычитателя, второй вход которого соединен с выходом второго элемента ИЛИ, входы которого соединены с выходами ймпульсно-потенциальных элементов И второй группы. На чертеже представлена блок-схема предлагаемого, аппроксиматора. Цифровой аппроксиматор содержит вход 1, счетчики 2 и 3, группы 4 и 5ймпульсно-потенциальных элементов И, элементы ИЛИ 6 и 7, импульс-ные вычитатели 8 и 9, управляемые делители 10 и 11 частоты, реверсивный счетчик 12, дешифратор 13 и блок 14 памяти. Счетчик 3, группа 4 и элемент ИЛИ 6образуют первый двоичный умножитель, управляемый счетчиком 2, а счетчик 3, группа 5 и элемент ИЛИ 7 второй умножитель, управляемый счетчиком 2. Устройство работает следующим образом. Вначале все блоки .устанавливаются В исходном в исходное положение, и 3 находятся положении счетчики 2 с помощью блов нулевом состоянии. к.а 14 памяти устанавливаются значения коэффициентов деления делителей 10 и 11, записывается начальное число По в реверсивный счетчик 12 и устанавливается режим его работы: сложение или вычитание на первом участке,аппроксимации. На вход 1 устройства поступает импульсная последовательность х, которая посту пает также на первый вход импульсного вычитателя 8. Импульсная последовательность у с Выхода вычитателя 8 поступает на первый вход импульсного вычитателя 9, с выхода которого она поступает на вход упра ляемого делителя 10 частоты, с выхо да которого последовательность где Ц - коэффициент деления блока 10, поступает на вход счетчика 3, ч вызывает, появление импульсной последоватальнооти Уд на выходе элеме та Или. 7 (на выходе второго двоично го умножителя). Эта импульсная пося довательность поступает на второй вход импульсного вычитателя 9. Рабо та вычитателя 9 описывается выражениемdy - d, где dv - приращения импульсной последовательности у ; dy - приращения импульсной последовательности у ; dy - приращения импульсной пос довательности у Определим dy dy dx - dy4, (2) где dx - приращения импульсной последовательности X; dy - приращения импульсной последовательности у , пост паняцей с выхода элемента ИЛИ б (выхода первого дво ного умножителя). Подставим выражение (2) в (1) dy. dx - dy - dyj. О Определим dy, и dy. dy - . .(4) где m - коэффициент пересчета счетчиков 2 и 3 первого и второго двоичных .умножителей: , xk dy .-г-, (Jy, . (5.) 4 m Подставив выражения (4) и (5) в .dy, dx - ; (6 Откуда , mdx jn+2k.x Импульсная последовательность у оступает на вход управляемого деителя 11 частоты, на выходе котоого получим У2 где dZ - приращения импульсной по- . следовательности на выходе делителя 11; k - коэффициент деления делите. ля 11. Приращения dZ интегрируются реверсивным счетчиком 12, в котором формируете} результат преобразования. Решение уравнения (9) с учетом (9) Щ In(m.2k,x)J Г ),. (10) В общем случае с учетом первоначально записываемого в реверсивном счетчике 12 числа Пр работа аппроксиматора описывается выражением и 7- J. 1 kii р„/т+2Ьи х; ч щ . Is;- .Sk,- х Ь (11) где i - номер текущего участка аппроксимации}п; - количество участков аппроксимации ; х- - значение аргумента на текущем участке аппроксимации; - значение аргумента в конце предыдущего участка аппроксимации ; . . 3 начения коэффициентов натекущем участке аппроксим 1ции. В формуле (11) знак + ставится при работе реверсивного счетчика 12 в режиме сложения, - - в режиме вычитания. Из выражения (11) видно, что цифровой аппроксйматор осуществляет кусочно-линейную аппроксимацию заданных функциональных зависимостей. Если установить коэффициент деления блока 10 равным бесконечности, то можно осуществлять кусочно-линейную аппроксимацию. В этом случае отсутствует импульсная последовательность , поступающая с выхода делите- ля 10 на вход счетчика 3, а следо- . вательно, отсутствуют импульсные последовательности с выхода двоичных умножителей. Входная импульсная последовательность через импульсные вычитатели 8 и 9 поступает на вход делителя 11, коэффициентам деления которого можно задавать наклон аппроксимирующих отрезков. Результат, как и в предащущем штучае, формируется в реверсивном счетчике 12. . Ос5гществление кусочно-нелинейной аппроксимации функций, воспрризвоДИМОЙ предлагаемым аппроксиматором, позволяет существенно увеличить точность воспроизведения заданных функциональных зависимостей. Обеспечение возможности осуществления

кроме кусочно-нелинейной также и кусочно-линейной аппроксимации является еще одним подтверждением технико-экономических преимуществ предлагаемого изобретения.

ЦИФРОВОЙ АППРОКСИМАТОР, содержащий первый счётчик, дешифратор, реверсивный счетчик, блок памяти, первую группу импульсно-потенциальных элементов И и первый элемент ИЛИ, входы которого соединены с выходами импульсно-потенциальных элементов И первой группы, потенциальные входы которых соединены с выходами разрядов первого счетчика, йыход дешифратора соединен с входом блока памяти, отли чающийс я тем, что, с целью повышения точности аппроксимации, в него введены второй счетчик, вторая группа импульсно-потенциальных элементов И, второй элемент ИЛИ, два импульсных вычитателя и два управляемых делителя частоты, управляющие входы которых соединены с первым и вторым выходсши блока памяти соответственно, третий и четвертый выходы которого соединены с установочным и управляющим входами реверсивного счетчика, счетный вход которого соединен с выходом перво.го управляемого делителя частоты, информационный вход которого соединен с выходом первого импульсного вычитателя и информационном входом второго управляемого делителя частоты, выход которого соединен с входом второго счетчика, выходы разрядов которого соединены с импульсными входами импульсно-потенциальных элементов И первой и вто§ рой групп, потенциальные входы импульсно-потенциальных элементов И второй группы соединены с выходами разрядов первого счетчика, вцр ходы которого подключены к входам дешифратора, вход первого счетчика с с соединен с входом аппроксиматора и первым входом второго импульсного вычитателя, второй вход и выход которого соединены соответственно с выходом первого элемента ИЛИ и первым входом первого импульсного вычитателя, второй вход которого соединен с выходом второго элемента ИЛИ, входы которого соединены с выФ Ф ходами импульсно-потендиальных элементов И второй группы.