Цифровой адаптивный корректор сигналов многократной фазовой модуляции Советский патент 1983 года по МПК H04B3/04 

лей, выход третьего дополнительного перемножителя соединен с вторыми входами первого и второго перемножи:телей, выход четвертого дополнительного перемножителя соединен с вторыми входами третьего и четвертого перемножйтелей каждого блока управления., а выходы еумматоров фильтров синфазного и квадратурного подканалов являются выходами корректора.

Изобретение относится к электросвязи и может быть использовано в цифровых адаптивных приемниках дискретных сигналов, работающих со скоростью передачи 2400 бит/с и 4200 бит/с.

Известно устройство адаптивной коррекции сигналов многократной фазовой модуляции, содержащее аналоговую линию задержки с отводами, синфазные и квадратурные регуляторы усиления, блок определения .ошибг ки, синусные и косинусные преобразователи Cl 3В этом устройстве сигналы на подстройку коэффициентов усиления корректора вырабатываются путем сравнения модуля принимаемого элемента сигнала с постоянным эталонныммодулем, благодаря чему сходимость алгоритма адаптации не зависит| от вероятности ошибки в решающем блоке.

Недостатком данного устройства является наличие аналоговых элементов, что существенно ограничивает область его применения. о

Известен цифровой адаптивный корректор сигналов многократной фазовой модуляции, состоящий из фильтра синфазного подканала и фильтра квадратурного подканала, из которых содержит линию задержки с N отводами синфазные и квс1дратурные аттенюаторы и сумматор, и из М блоков управления, каждый из которых содержит четыре перемножителя и два сумматора причем-выход первого перемножителя соединен с первым входом первого сумматора, второй вход которого соединен с выходом четвертого перемножителя, выход второго перемножителя соединен с первьп входом второго сумматора, второй вход которого сое4 динен с выходом третьего перемножи теля, входные отводы линий задержки являются входами корректора, отводы линий задержки фильтра синфазного подканала через синфазные аттенюаторы соединены с первым входом сумматора фильтра синфазного подканала, а через квадратурные аттенюаторы соединены с первым входом сумматора фильтра квадратурного подканала, отводы линии задержки фильтра квадратурного подканала через синфазные

: аттенюаторы соединены со вторым входом сумматора фильтра квадратурного подканала, а через квадратурные аттенюаторы соединены со вторым входом сумматора фильтра синфазного подканала, каждый отвод линии задерки фильтра синфазного подканала соединен с первыми входами первого и третьего перемножителей, а каждый отвод линии задержки фильтра квадратурного подканала - с первыми входами второго и четвертого перемножителей соответствующего блока управления, выход первого сумматора которого соединен со вторым входом соответствующего инфазного аттенюатора фильтра синфазного подканала и со вторым входом соответствующего синфазного аттенюатора фильтра квадратурного подканала, а второго сумматора соединен со вторым входом соответствующего квадратурного аттенюатора фильтра синфазного подканала и со вторым входом соответствующего квадратурного аттенюатора фильтра квадратурного подканала 2}. .

Недостаток известного цифрового адаптированного корректора в том, что в началеiсеанса связи,когда параметры корректора сильно отличаются от оптимальных, данный адацтивный корректор может не настроиться ввиду большой вероятности ошибки вынесения правильного решения.

Цель изобретения - повышение точности настройки корректора при увеличении вероятности ошибки и сдвига частот в канале связи.

Для достижения указанной цели в цифровой адаптивный корректор сигналов многократной фазовой модуляции, состоящей из фильтра синфазного подканала, и фильтра квадратурного подканала, каждый из которых содержит линию задержки с N отводами, синфазные и квадратурные аттюнюаторы и сумматор, и из N блоков управления, каяедый из которых содержит четыре перемножйтёля и два сумматора, причем выход первого перемножителя соединен с первым входом первого сумматора, второй вход которого соединен с выходом четвертого перемножителя, выход второго переМножителя .соединен с первым входом второго сумматора, второй вход которого соединен с выходом третьего перемножителя, входные отводы линий задержки являются входами цифрового корректора, отводы линии задержки фильтра синфазного подканала через синфазные аттенюаторы соединены с первйм входом сумматора фильтра синфазного подканала, а через квадратурные аттенюаторы соединены с первым входом сумматора фильтра , квадратурного .подканала,отводы линии. :задержки фильтра квадратурного подк11н-ала через синфазные аттенюаторы i соединены со вторым входом сумматорй фильтра квадратурного подканала, а через квадратурные аттенюаторы - со вторым входом сумматора фильтра сиН фазного подканала, каждый отвод ; линии задержки фильтра синфазного подканала соединен с-первыми входами первого и третьего перемножителей, а каждый отвод линии задержки фильтра квадратурного подканала- ,. с первыми входами второго и четвертого перемножителей соответствующего блока упразвления, выход первого сумматора которого соединен со вторым входом соответствуккцего синфазного аттенюатора фильтра синфазного подканала и со вторым входом ) соответствуюа его синфазного агтенюатора фильтра квадратурного подканала, .а выход второго сумматора сое- . динен со вторым входом соответствуй щего квадратурного аттенюатора фильтра синфазного подканала и со вторым входом соответствующего квад-г ратурного аттенюатора фильтра квадратурного подканала, введены четыре, дополнительных перемножителя, дополнительный сумматор и блок вычитания, при этом входы первого дополнительного перемножителя и один из входов третьего дополнительного перемножителя соединены с выходом сумматора фильтра синфазного подканала, входы .второго дополнительного перемножителя и один из входов четвертого дополнительного перемножителя соединены с выходом сушлатора фильтра квадратурного подканал, выход первого дополнительного пе емножителя соединен с первым входом дополнительного сумматора, второй вход .которого соединен с выходом второго дополнительного перемножителя, выход дополнительного сумматора соединен с входом блока вычитания, выход которого соединен с другими входами третьего и четвертого дополнительных перемножителей, выход третьего дополнительного перемножителя Соединен с вторыми входами первого |и второго перемножителей, выход четвертого дополнительного перемнозкителя соединен со вторыми входами

третьего и четвертого перемножителей каждого блока управлег1ия, а выходы сумматоров фильтров синфазного . J квадратурного подканалов являются выходами цифрового адаптивного корректора..

Такое выполнеие обеспечивает, pac-j ширение пределов настройки цифрового адаптивного корректора независимо от) вероятности ошибки и сдвига частот-0в канале связи, поскольку насзрройка в данном случае производится по сигналам, вырабатываемым путем сравнения модуля принимаемого сигнала с постоянным эталонным модулем.

На чертеже приведена структурная электрическая схема цифрового адаптивного корректора сигналов многократной цифровой модуляции.

Цифровой адаптивный корректор сигналов многократной фазовой модуляции содержит фильтры 1, 2 синфазного и квадратурного подканалов. Фильтр I синфазного подканала содержит линию задержки 3 - каждый из N отводов которой подклю5чен ко входу одного из N синфазных аттенюаторов 4 - 4 и ко входу одного из N. квадратурных аттенюаторов 5- 5)у, причем все выходы синфазных аттенюаторов 4 - 4(yj

0 подключены ко входу сумматора б, а выходы квадратурных аттенюаторов подключены ко входу сумматора. 7.

Фильтр 2 квадратурного подканала содержит линию задержки 8- - 8 каждый из N отводов которой подключен ко входу одного из N синфазных аттенюаторов 9 - 9|у| и ко входу одного из N квадратурных аттенюаторов 10 - 10|ц, причем все выходы синфазных аттенюаторов . подключены ко второму входу сумматора 7, а выходы квадратурных аттенюаторов 10 - lOfyj подключены ко второму входу сумматора 6. Выход сумматора б, являющийся выходом синфазного подканала цифрового адаптивного корректора, соединен также с двумя входами первого дополнительного перемножителя 11, выход которого соединен с первым входом дополнительного

0 сумматора 12.

Выход сумматора 7, являющийся выходом квадратурного подканала цифрового адаптивного корректора, соединен с двумя входами второго

5 дополнительного перемножителя 13, выход которого соединен с вторым входом дополнительного сумматора 12, выход которого соединен с первым входом блока 14 вычитания, на вто0рой вход которого подается эталонный сигнал АО.

Выход блока 14 вычитания соединен с первыми входами третьего и четвертого дополнительных перемножителей 15 и 16, причем второй вход третьего

5 допопнительного перемножителя 15 соединен с выходом сумматора б, а второй вход четвертого дополнительн го пёремножи:5еля 16 соединен с выходом сумматора 7. Выход третьего дополнительного перемножителя 15 соединен с первым входом первого перемножителя 17 и первым входом второго перемножителя 18, причем второй вход первого перемножителя 1 соединен с одним из N отводов лини задержки 3 - 3, фильтра 1 синфа ного подканала, а второй вход пере множителя 18 соединен с одним из N отводов линии задержки 8 - , фильтра 2 квадратурного подканала. Выход четвертого дополнительного перемножителя 16 соединен со вторым входами четвертого перемножителя 1 и третьего перемножителя 20, причем второй вход третьего перемножителя 20 соединен с одним из N отводов линии задержки . фильтра 1 синфазного подканала, а второй вход четвертого перемножителя 19 соединен с одним из N отводов линии задержки 8-, - фильтра 2 квадратурного подканала. Выход первого перемножителя 17 соединен с первым входом первого сумматора 21, второй вход которого соединен с выходом четвертого перемножителя 19. Выход первого сумматора 21 соединен со вторым входом одного из N синфазных аттенюаторов 4. - 4| фильтра 1 синфазного подканала и со вторым входом одного из М синфазных аттенюаторов 9 - 9j фильтра 2 квадратурного подканала. Выход третьего перемножителя 20 соединен с первым входом второго сумматора 22, второй вход которого соединен с выходом второго перемножителя 18. Выход второго сумматора 22 соединен со вторым входом одного из N квадратурных аттенюаторов 5 N фильтра 1 синфазного подканала и со вторым входом одного из N квадратур ных аттенюаторов 10 - 10. фильтра 2 квадратурного подканала. Устройство работает следующим .образом. Е ифровой сигнал в виде двух составляющих, синфазной Xg(i) и квадратурной Xji ( i) , поступает на входы адаптивного цифрового корректора. Сигналы с отводов линии задержки 3- - Зц4 фильтра 1 синафзного под канала через синфазные аттенюаторы 4 - 4( поступают на вход сумматора 6. Путем-оптимального выбора параметров синфазных аттенюаторов 4 4jyj компенсируется собственная межсимвольная интерференция в синфазно подканале. Переходная межсимвольная интерференция от квадратурного подканала компенсируется путем подачи через квадратурные аттенюаторы 10-, 10.J фильтра 2 квадратурного подканала на второй вход сумматора б сигналов с отводом линии задержки 8,«, фильтра 2 квадратурного подканала. Сигналы с отводов линии задержки 8 - 8 N фильтра 2 квадратурного подканала через синфазные аттенюаторы 9 - поступают на вход сумматора 7. Выбором оптимальных решений пара.метров синфазных аттенюаторов компенсируется собственная межсимвольная интерференция в квадратурном подканале. Переходная межсимвольная интенференция от синфазного подканала компенсируется путем подачи через квадратурные аттенюаторы 5х, - 5, на второй вход сумматора 7 сигналов с отводом линии задержки 3 - 3|ч фильтра 1 синфазного подканала. Отфильтрованный двумерный сигнал СУс( ) УС поступает на входы решающего блока (на чертеже не показан) . Модификация коэффициентов передачи синфазных аттенюаторов ( 4)vj, 9 9уд) - и квадратурных аттенюаторов (5-, - SN, 10 - lOpj) - CCN фильт- ров 1, 2 синфазного и квадратурного подканалов осуществляется с помощью схемы управления, в которой вырабатываются сигналы на подстройку аттенюаторов в соответствии с алгоритмом адаптации С5п( +1) Csn(i) -|u.rA(i) - А(, ) -s(K-n)+ Уср) X. 1- ) г YcV I ; XQ. I - fJi Ccn(+ 1) ) - () -AO -n) + .yg(i) x. -n)j , n 0,1 ... N, где Сц (1+ 1), Cgj,( 1 ) - значение коэффициентов передачи синфазных аттенюаторов цифрового адаптивного корректора на (i + 1)-ом и i-ом шагах адаптации; Cj,(i+l), Ccn(i) - значение коэффициентов передачи квадратурных аттенюаторов цифрового адаптивного корректора на (i +.1)-ом и i-ом шагах адаптации; л2() у|(0+ ) - значение квадрата модуля сигнала на i-ом шаге адаптации; AQ - эталонный сигнал; ) синфазная и квадратурная составляющие отфильтрованного сигнала; xg( i -n) , Xj( i - n) - синфазная и квадратурная составляющие входного сигнала на п-ом отводе линии задержки;fA. - постоянный множитель, определяющий скорость адаптации. Такое соединение узлов позволяет получить цифровой адаптивный корректор сигналов фазовой модуляции с более широкими пределами настрой.ки, независимо от сдвига частот э :кангше связи, который настраивается при любой вероятности ошибки на.выходе решающей схемы, что позволяет ;Использовать данный цифровой адаптивный корректор сигналов фазовой моду ляции в устройствах преобразователя .сигналов со скоростями передачи 2400 бит/с, 4800 бит/с, работающих по каналам-тональной частоты любой протяженности, без предварительной. :ручной настройки.

ftii}