Устройство для определения стационарности случайного процесса Советский патент 1983 года по МПК G06F17/18 

Изобретение относится к вычислитель ной технике и может быть использовано в устройствах для измерения характерис тик спучайньтх процессов. Известно устройство для определения стапионарностя, содерясашее блок задания начальных условий, блок сравнения, блок анализа гипотез и блок определения разности отклонений Cll Недостатком данного устройства является то, что реализуемый им критерий серий обнаруживает нестационарность по изменению математического ожидания и параметры критерия определяются исходя из фиксированного объема выборки. Наиболее близким к предлагаемому является устройство для определения характеристик случайного процесса, содержащее блок задания начальных условий, блок сравнения и блок анализа тезы 2,. Известное устройство реализует непараметрический критерий серий -для определения стационарности и обладает низким быстродействием, KpCMvte того, оно Использует только часть информавдш о сериях - число серий. Цель изобретения - расширение функциональных возможностей за счет определения длины серий из последователь ности оценок средних значений. Поставленная цель достигается тй5, что в устройство для определения стацйонарности случайного процесса, содержащее блок анализа гипотезы, формиро-г ватель импульсов, блок синхронизации и блсж сравнения, введены блок определения оценок средних значений и медианы, блок памяти, счетчик, элементы ИЛИ, триггер, блок хранения Kqga единицы, блок постоянной памяти, сумматоры и умножитель, выход которого через первый сумматор соединен с входом блока анализа гипотезы, первый вход умножителя ПОДКЛЮЧЕН к выходу блока постоянной памяти, вход которого объединен с адресным входом первого блока памяти и подключен к выходу первохЧ элемента ИЛИ, первый вход которого соединен с первым выходом блока cfoiхронизшши, второй и третий выходы кот рого подключены к управляющим входам соответственно второго блока памяти и блока сатределёкия оценок средних значений и медианы,, информационный вход ко Topbix является входом устройства, а первый и второй выходы подключены соответственно к информационному входу второго блока пакшти и первому входу блока сравнения, второй вход которого подключен к выходу второго блока памя тк, а выходы блока сравнения подключеда попарно соответственно к первым и вторым входам второго элемента ИЛИ и триггера, ныход которого через формирователь импульсов подключен к утфавпяющему входу первого блока памяти и сборосовому входу счетчика, счетный вход которого соединен с выходом второго элемента , ИДИ, а выход подключен к второму входу первого элемента; ИЛИ, информаиишный вход первого блока памяти соединен с выходом второго сумматора, первый вход которого подключен к блоку хранения кода еаиницы, а второй вход объединен с вторым входом умножителя и подключен к выходу первого бпок& памяти. На фиг. 1 показана блок-схема предт лагаемрго устройства; на фиг. 2 - диаграмма работы} на фиг. 3 - функциональная схема блока «всалкза гипотезы. Устройство содержит блок 1 определения оцшок средних значещй и меаианы, блок 2 синхронизации, блок 3 памяти, блок 4 сравнения, элемент ИЛИ 5, счетчик 6, триггер 7, элемент ИЛИ 8, блок 9 памяти, cyb-sMaTOp 1О, блок 11 хранения коца единицы, формирователь 12 импульсов, блок 13 постоянной памяти, умножитель 14, сумматор 15 и блок 16 анализа гипотезы,содержащий (фиг. 3) с.аапоминаюшее устройство 17, сх(эму 18 сравнения и эяемент ИЛИ 19. Принцип работьг устройства при проверке стационарности случайного процесса основан на выделении серий из последовательности оценок средних, определении длины этих серий, подсчете количества серий одинаковой длины и определении суммы квадратов длин этих серий. Далее эта cyiyiMa сравнивается с квантилем соотретствуклдего распределения и делается вьтвод при заданной дове рительной вероятности о гтационарности; исследуемого случайного процесса. Устройство работает следующим образом. Независимые значения реализа1Шв cny«- i чайного процесса в цифровой форме поступают на сигнальний информационный вход блока 1 определ шия оценок средних значений и медианы. По комеащам бпска 2 синхронизации, которые поступают на управляющий вход блока 1, в последнем происходит вычисление оценок срецних ( по. заранее заданным одинаковым объемам Г) Xj , которые переписываются в соответствующие ячейки блока 3 памяти по его информационному вкоду. При достижении объма выборки N, , К - ксогачество (щенок срещгахХ.в блоке 1 вычисляется оценка медианы, значсяне которой в цифровой форк1е постоянно 1ФИсутствует на первом входе ока 4 сравнения, Кроме того, блок 2 сйнхронизагста дает команду по своему второму Bibixoi на у1фавляюш1й вход бяока 3, в резунЬТЭ те чего оценки срепнйх X из блока 3 памяг ти последовательно поступают на второй вход блока 4 сравнения, где cpaBifflBstются со знач гашем медианьт, Рез: вьт;ат ф|юнезния, или представляется в виде хфямоутчшзных шлпульсов, появпякщгахся соответственно На и вторе - ; Bbjxoasix блока 4 сравнения (фиг. 2о и jS):. Эти импульсы через элемент ИЛИ 5 поступают на вход счетчика 6, На фиг. 2 :показана диаграмма работы младщегЬ разряда счетчика. Таким образ ч 1, 1 ipct счётчика 6 определяет длину серрй того, эти импульсы поступают на раздвпЫйле триггера 7, переброс которого соответствует смеце знака се|зин (}яяг. 2 (}. Код счетчика 6 поступает через .элемент ИЛИ 8 на адресный шор. бпсжа 9 памяти. При этом код числа, а оти аннь1й в соответствующей строке бпсжа :9, поступает на выход и далее на первый вход сумматора 10, на BTqpOM :вхо)аё которого постоянно присутствует « .код ejOEnffliuu, поступаюаций с блока 11 яранения кода ед1шшц 1. Увеличившееся н едшвшу число поступает на информации €«йый вход блока 9, Форкгарователь 12, подключенный к выходу триггера 7, вырабатывает короткие прямоугольн 1е им- уЯзСы В момент каждого переброса триг .- L. f-V/ , П Л . - - -гера 7(фиг. 2г). При этом передним фронтом по .управляюшему вкоау блока 9, (фиг, 2д) произвбаится запись кода Числа, присутствующего на его входе в ячейки, выбранные кодом счётчика 6. .Задним фронтом (фиг. 2.е) производится рб1эос счетчика 6.. Таким образом, номер строки блока 9 дамятй соответствует длине серии (например, третья строка соответствует длине серии из трех элементов одного зиака), а код, записанный в этой строке соответствует количеству таких одинаковой длины серий. По мере опроса блока 3 памэти в блоке 9 записываются числа, соответствующие количеству серий различной дли: ны. Когда последняя К-я оценка среднего XK сравнивается со значениями медиа вы, с блока 2 синхронизации начинает поступать цифровой код через элемент ИЛИ 8 на адресные выходы блока 9 памяти и блока 13 иостоянной памяти. При этом на выходе блока 9 последовательно вьюодятся цифровые коды чисел, соответствующих количеству одинаковых серий, и поддается на умножите ль 14, на вто|х й вход ксхгорого поступают рТ блока 13 сорафетственно квадраты чисел 1-, 2, 3.,., Результаты перемножения накаплившотся е (накапливающем) сумматоре 15. После вывода инфсфмации от блока 9 в сумматоре 15 образуется сумма квадратов длин различ1п 1Х серий. Например, для ,-: фиг. 2 количество серий равно двенадцати, Щ)и этом одна серия длину из трех элементов, две серии имеют длину Ьз двух элементов, а пять, серий по одному элементу т.е. в накапливающем сумматоре будет число . Результат накопления с выхода сумматора 15 поступает на вход блока 16 акализа гипотезы, где сравнивается с чиолрм, пропорциональным юештилю соответствующего распределения, завйсяц-ему от объемавыборкй и заданной доверитель-; ной вероятнобти. Если число, поступаюшее с сумматора 15, меньц1е числа, з&- . фиксированного в блоке 16, то делается вывод о стационарности реализации случайного процесса. Блок 16 работает следующим образом . (фиг. 3).. Цифровой код, равный сумме квадр и юв длин различных серий, поступает с выхода накапливающего сумматора 15. на первый вхоа схемы 18 сравнения. Кроме того, в зависимбсти от заранее вь1& ,.,,.I ранного уровня значимости L, и объема выборки (в давшом случае объем выборки равен К) с выхода запоминающего усгройства 17 на второй вход схемы 18 сравнения поступает цифровой код, соответствующий dL- квантилю распределения статистики, В случае, если код числа с выхода запоминающего устройства больше или равен коду числа с выхода сумматора 15, то на первом выходе схемы 18 сравнения образуется высокий потенциал положительной полярности, соответствующий решению Да, т.е. делается вывод о том, что исследуемая реализация sBJistется стационарной на исследуемом интервале. Если же код числа с выхода сумматора 15 больще кода исла с выхода зенпомннающего устройства 17, то на втором выходе с:юмы 18 сравнения образу

ется высокий потенциал отрицательной поЛ5фности, соответствующий решению Нет , т.е. делается вьюод о том, что исследуемая реализация является нестационарной на наблюдаемом интервале. Указа $ ные сигналы с т 1ходов схемы 18 сравнения через элемент ИЛИ 19 поступают к операгору в виде сигналов Да или Нет, Таким образом,, в отличае от прототипа предлагаемое устройство анализи 10

рует не просто количество серий,, а уч тывает и их длину, что позволяет сушесо венно уменьшить вероятность ложного принятия гипотезь стационарности. Преимущества сказываются особенно в тех сл; чаях когда в реализации случайного щюцесса имеется колебательные тренд. Эффективность изобретения заключается в со1фащешга объеме измерений по срав.нен1ро с прототипокй

УСТрОЙСТВр ДЛЯ ОПРЕДЕЛЕНИЯ СТАЦИОНАРНОСТИ СЛУЧАЙ ЙОГО ПРСЩБСХ:;А, содержащее бпок аналжкза гшютезы, ф фмИроватепь импульсов, блок скгафбнизацви в блок сравнения, : 6 т л и ч а ю щ е е с я тем, что, с аегоьк) расигфевия функниспвшльных воамсщ-. ностей за «:чето1федеяения длины серий va последовательности шшок средних знаяенийу оно содержит йпокопредепенЕШ оценок зн 1чешй и медианы, блок памяти, счетчик, адексенты ИЛИ, триггер, блок хранения кода единицы, блок постоянной памяти, суммато) и умножитель, выход которого через первый сумматор соединен с :входом; блока анализа гипотезы, первый вход умножителя подключен к рыходу бл(жа постоянной памяти, вход которого объединен с а есньод входом первого блока памяти и Т1одкля ен к вы;ходу первого элемента И7Ш, пе{хвый вход которогб соединен с первым вгЬпюдом блока сишсронизмщи, втсрой и третий выхо:ды которого подключены 1C упршлякяяим входам соответственно второго блока и блока определения сщенок средних значений и медианы, ивф рмаоионныЯ вход которого явлшетсв входом устройств В1 а и второй выходы подключе ны соответств0{во к информалионягалу 1входу второго блока памяти и первому входу блока сравншвя, вто|Юй вход которого подЕШрчен к -BbOioay вчхряго блока |11амяти, а блока сравнёЕПШ под-.. ключены попарно соответственно к пер:вым и вторым входам второго элемента. :ИЛИ и трштера, выход которого через фцрмирсжатель импульсов подключен к управляющему входу блока яамя4V и сбросовому входу счетчика счётный вход которого соединен с выходсяиг второго элшлента ИЛИ, а выход под1ш|очев к втЬрому входу первого п&левггй ИЛИ информа11И(ЖЕНый вход первого блока па, сл мяти соешшея с выхоаом второго сум- Од матора, вход которого подкшочен СО 4 к блоку храненва ; кода едриищы, а второй вход объединен с вторым входсм умножителя и подключен к выходу первого блока памяти

п п п

1ПП

16

19

CjAoita

ffem ff