Преобразователь постоянного напряжения в переменное программируемой формы с блоком управления Советский патент 1983 года по МПК H02M7/48 H02P13/18 

Изобретение относится к электротехнике, в частности к преобразовательной технике, и может быть использовано в преобразовательных установках с квазисинусоидальным выходным напряжением. Известен преобразователь постоянного напряжения в переменное, содержащий блок управления и блоки силовых ключей и позволяющий формировать квазисинусоидгльное напряжение 11. Недостатками устройства являются невозможность регулирования частоты выходного напряжения в широком диапазоне и низкое быстродействие. Наиболее близким к предлагаемому по технической сущности явяяется преобразователь постоянного напряжения в переме1шое программируемой формы, содержащий после-, довательно соединенные 1иодулятор, квантователь, демодулятор с управляемыми ключевыми элементами, причем квантователь выполнен в виде двух групп последовательно соединенных по выходу силовых ячеек, каждая из которых представляет собой замкнутую цепь из последовательно включенных обмотки трансформатора и двух ключевых элементов, силовые выводы одного из которых образуют выходы -ячеек, а также блок управления ключевыми элементами модулятора одной из груп силовых ячеек квантователя и демодулятора, аналого-цифровой блок, входом подключенный к выходу измерительного вьшрямителя, кото-, рый подключен входом к выходу демодулятора,цифровой сумматор и цифровой вычитательС2 J, Недостатком известного устройства является низкая точность. Целью изобретения является повышение точности регулирования и стабилизации выходного напряжения. Поставленная цель достигается тем, что устройство снабжено масштабирующим цифровым умножителем, компенсирующим цифровым сум матором, цифровым блоком деления, регулирующим цифровым улфожителем, причем один из входов масштабирующего цифрового умножителя подключен к выходу аналого-цифрового блока, другой предназначен для подачи мас штабного сигнала, а выход подключен к одному из входов вдфрового вычитателя, компенсирующий цифровой сумматор одним из входов подключен к выходу цифрового сумматора, цифровой блок деления одним из вхо дов подключен к выходу компенсирующего цифрового сз лматора, один из входов регулирующего цифрового умножителя подключен к выходу цифрового блока деления, а выход поразрядно связан с управляющими электродами ключевых элементов другой группы силовых ячеек квантователя, при этом один из входов цифрового сумматора подключен к его выходу, другой его вход - к выходу цифрового вьпштателя, а другие входы цифрового вычитателя, компенсирующего цифрового сумматора и цифрового блока деления подключены к информационному выходу блока управления. На фиг. 1 представлена блок-схема преобразователя постоянного напряжения в переменное программируемой формы; на фиг. 2 - схема квантователя; на фиг. 3 - пример реализации блока управления. Устройство содержит последовательно соединенные модулятор 1, квантователь 2, демодулятор 3 на управляемых ключевых элементах с двухсторонней проводимостью. Квантователь 2 (фиг. 2) выполнен в виде двух групп последовательно соединенных по выходу ячеек: основной (с Ключами К-... и Кп ) и дополнительной (с ключами ( и Кпм ) Блок управле1шя 4 соединен с входами модулятора 1, квантователя 2 и демодулятора 3, к выходу которого подключен измерительный выпрямитель 5, соединенный через аналого-цифровой блок 6 с входом масштабирующего цифрового умножителя 7, выход последнего соединен через цифровой вычитатель 8, цифровой сумматор 9, компенсирующий цифровой сумматор 10, цифровой блок деления 11, регулирующий цифровой умножитель 12 со входом квантователя 2. Блок управления 4 (фиг. 3) включает в себя задающий генератор 13, соединенный с управляемым делителем частоты 14, счетчик длительности ступеней 15, постоянное запоминающее устройство (ПЗУ) 16, реверсивный счетчик 17, триггер 18, триггер 19, блок сравнения 20 и логические элементы 21-24. Устройство работает следуйщкм образом. БЛОК управления формирует последовательность двоичных кодов, воздействующую на ключи одной группы ячеек квантователя 2, задавая мгновенное значение напряжения на выходе преобразователя путем изменения коэффициента трансформации трансформатора квантователя 2, который получает питание от модулятора. Эта же последовательность кодов поступает на один из входов цифрового вычитателя 8, компенсирующего сумматора 10 и цифрового блока деления 11. Напряжение с выхода преобразователя с помощью измерительного вьшрямителя 5 н аналого-кодового блока 6.1 преобразуется в код, масштабируется в масштабирующем цифровом умножителе 7 и вычитается из сигнала блока управления 4 в цифровом вычитателе 8. Полученная разность поступает на цифровой сум-, матор где складывается с кодом суммы, полученной на выходе цифрового сумматора 9 в предыдущем такте работы устройства. Далее полученная сумма поступает на вход компенсирующего цифрового сумматора, где суммируется с кодом блока управления 4 и далее поступает на вход цифрового блока деления, в котором происходит деление кода блока управления 4. Полученное отношение умножается на сигнал задания в блоке регулирующего цифрового улвюзкнтеля и используется для управления ячейками другой группы ячеек квантователя 2, Обе группы ячеек квантователя осуществляют равномерное квантование сигнала модулятора 1, т;е, изменение кодов управления обоими группами ячеек приводит к одинаковому приращению напряжения на выходе квантователя 2 и, соответственно, демодулятора 3. Исходя из предложенной блок-схемы сигнал на выходе регулирующего цифрового умножи теля 12 Z в текущем такте работы устрой |ства определяется по формуле i п. - «1 X.+ X-RYi; tX-RY CX-RV3.(X..,-RY.,); ft задания;код сигнала Х: - код на выходе блока управления; масштабный мномштель; о уровни квантования в аналогоцифровом блоке 6 и квантователе 2 соответственно. V. - код на выходе аналого-цифрового блока. В нормальном режиме напряжение на выхо де демодулятора 3 соответствует коду, задава емому блоком управления 4, что соответствует X,- RX , при этом . Под воздействием возмущающего сигнала соответствие нарушается и значение 2 изменяется, приводя к изменению коэффициента трансформащш трансформатора квантователя так зто в следа ющем такте рассогласование исчезает. Докажем это. Напряжение на выходе преобразователя в некоторый момент времени V Х ( (-«. (где у амплитудное значение напряжезначениения на выходе модулятора; NV, W - число витков трансформатора в силовых ячейках младшего раз,ряда основной и дополнительной групп ячеек квантователя 2. Из выражения (1) (X При отсутствю возмущающих воздействий выx o t3) Из выражений (2) .и (3) где для данного режима работы. При воздействии дестабилизирующих факторов (Ugj,2 )#ЦзХ2 величина реального выходного переменного напряжения соответствует коду Vjj и определяется (S). .е. отличается от заданной на величину И вЫ1С21 ВЫХ21 вЫХ1 ,X2|-|Ueb...| (V) Если теперь изменить величину 71 на величину, соответствующую величине ;Л f(JL „| то это приведет к изменению коэффициента трансформации трансформатора квантователя 2 так, что напряжение на выходе демодулято ра 3 вернется к заданному значению, сли теперь снова возникнет ощибка в регулирова™и вЫ1Сз1 о() ™ величина изменения z для компенсации воздействия должна соответствовать величине с l JвыxэИ Jo((Xз-RV, а сигнал управления Z, должен соответствовать формирований напряжения (-«) . Продолжая аналогичным образом рассуждения, получим %,х f О - о (, %(X,-RY.), т.е. такому напряжению должен соответствовать сигнал для компенсации возмущающего воздействия. Используя выражение (2), (4) и (5) полу2. i4f- ti4 -RY, Следовательно, формируя сигнал 2. по полу- ченной формуле, устройство позволяет стабилизировать выходное напряжение. Изменяя величину кода (i , можно регу лировать выходное переменное напряжение в широких пределах. При этом нео6ходи ю соо ветственным образом изменять и масштабный коэффщшент R. Для более ясного представления о работе преобразователя целесообразно рассмотреть ра боту блока управления 4, пример реализации которого представлен на фиг. 3. Блок управлеюга 4 вырабатывает сигнал, синхронно ком мутирующие ключевые элементы преобразовав теля. ПЗУ 16 содержит числа, соответствующие длительности ступеней переменного выходного нагфяжения, формируемого на одном такте р боть всего устройства. Работу схемы удобно рассматривать с ivioмента времени, когда в счетчиках 15 и 17 записаны нулевые коды, а триггер 18 нахо- дится в состоянии 1. При этом на выходе ПЗУ 16 будет установлен код, выбираемый по адресу О и соответствующий длительности нулевой ступени. На счетный вход счетчика 15 непрерывно поступают импульсы опорной частоты. При наборе в счетчик 15 кода, соответствующего длительности первой ступени, сигнал с выхода блока сравнения 20 через элемент 21 поступает на суммирующий вход счетчика 17. При этом изменяется его состояние на состояние 1. Кроме того, обнуляется счетчик 15. Изменение состояния счетчика 17 вызывает изменение информации на выходе ПЗУ 16, которая теперь соответствует длительности первой ступени, а также вызывает включение источника в квантователе 2 (фиг. 2). Счетчик 15 длительности ступеней повторно заполняется импульсами генератора 13 до того момента, пока не произойдет набор кода, соответствующего длительности первой сту пени, поступающего с ПЗУ 16. Аналогичным образом происходит формирование управляющего кода счетчика 17 для вс последующих ступеней первой четверти периода, за исключением верхней ступе ш. . В ПЗУ 16 записывается число, соответству.ющее половине длительности верхней ступени. При наборе этого кода в счетчике 15 импульс с блока сравнения кодов 20 переполняет счетчик 17 (его состояние становится 000...0). Импульс переполнения счетчика 17 с выхода +Р опрокидывает триггер 18 и задним фронтом через элемент 22 вычитает единицу из счетчика. Таким образом, после формирования первой половины верхней ступени выход блока сравнения 20 показывается подключенным к вычитающему входу счетчика 17, а его состояние становится 111...1, т.е. с выхода ПЗУ подается код, соответствующий длительности половины верхней ступени. При наборе в счетчике 15 кода, соответствующего половине верхней ступени, импульс с выхода блока сравнения кодов 20 поступает на вычитающий вход счетчика. 17 и уменьшает его состояние на единицу и т.д. При переходе счетчика 17 через О происходит переключение триггеров 18 и 19 и аналогично формируется отрицательная полуволна выходного напряжения. Триггер 19 и элементы 23 и 24 служат для управления работой вутючей демодулятора 3. Реверс импульсов управления ключами демодулятора 3 происходит в момент перехода кривой выходного напряжения через ноль. Синхронизация реверса осуществляется импу 1ьсом с выхода -Р счетчика 17. Применение данного устройства позволяет обеспечить глубокое и независимое регулирование величины выходного напряжения и его частоты, при этом точность стабилизации не зависит от диапазона регулирования выходного напряжения. Задержка компенсации возмущающего воздействия составляет всего один такт работы устройства, что соответствует максимульно возможному быстродействию для цифровых устройств.

Xi pt-fYj i

a/iffr-вд

tLTj

0Ult

ПРЕОБРАЗОВАТЕЛЬ ПОСТОЯННОГО НАПРЯЖЕНИЯ В ПЕРЕМЕННОЕ ПРОГРАММИРУЕМОЙ ФОРМЫ С БЛОКОМ УПРАВЛЕНИЯ, содержащий последовательно соединенные модртятор, квантователь, демодулятор с управляемыми ключевыми элементами, причем квантователь вьшолиеи в виде двух групп последовательно соединенных по выходу силовых ячеек, каждая из которых представляет собой замкнутую цепь из последовательно вклю ш1щых обмотки трансфоригатора и двух Клюевых элементов, ошовые выводы одного язкатсфых образуют выходы ячеек, а также блок управления ключевыми элементами модулятора одной из групп силовых ячеек квантователя и демодулятора, аналого-цифровой блок, входом подключенный к выходу измерительного выпрямителя, которьш подключен входом к выходу демодулятора, цифровой сумматор и цифровой вычи-. татель, отличающийся тем, что с целью повышения точности регулирования :и стабилизации выходирго напряжения, он снабжен масяшабируюищм цифровым yikfiuor жителем, конпенс ующим цифровым сумматором, цифровым блоком деления, регулирующим цифровым умножителем, причем один из входом масштабирующего цифровото yhfножителя пощслючен к выходу аналого-цифрового блока, другой предназначен для подучи масштабного сигнала, а выход подключен к одному из взюдав цифрового вычитателя, компенсирующий цифровой сумматор одним из входов подключен к выходу цифроввго сумматора, цифровой блок деления одним из входов подключен к выходу компенсирующего цифрового сумматора, один из входов регулирующего цифрового умножителя подключен к выходу цифрового блока деления, а выход поразрядно (жязан с улравляюцщми электродами ключевых элементов другой группы силовых ягаеек квантователя, при этом один из входов цифрового сумматора под слючен к его выходу, другой его вход подключен к выходу цифрового ч в1Г.читателя, а другие входы цифрового вычитателя, компенофующего цифрового сумматора и 1шфрового блока деления подключены к нифо{ «ациониому выходу блока уп;0 ол равления. Од Од

.v

1

(

.

}Kl2

K

фиг. 2

v

4