Преобразователь постоянного напряжения в многоступенчатое квазисинусоидальное Советский патент 1982 года по МПК H02M7/48 H02P13/18 

Изобретение относится к преобразовательной технике и может быть использовано в прецизионном частотнорегулируемом электроприводе, а также в качестве исполнительных органов АСУ, прецизионных станков с ЧПУ, автоматических манипуляторов.-В этих случаях к приводу предъявляется ряд специфических требований, что обуславливает целесообразность использования .преобразователей с (АИМ) амплитудно-импульсной модуляцией выходного напряжения по сравнению с широтноимпульсной модуляцией (ШИМ). Предпочтительность АИМ в точной аппаратуре, магнитной записи обоснована в 1.

Известны преобразователи постоян.:ного напряжения в переменное, содер жащие блок управления и блок силовых ключей и позволяющие формировать и стабилизировать квазисинусоидальное напряжение с определенным гармоническим составом .

К недостаткам преобразователя 2 относятся невозможность регулирования частоты.выходного напряжения в широком диапазоне и невозможность получения низких и инфранизких частот выходного напряжения, что иногда необходимо в устройствах прецизионного .

электропривода, так как инверторные ячейки имеют трансформаторный выход. Кроме того, точность стабилизации квазисинусоидального напряжения преобразователя находится в прямой зависимости от числа инверторных ячеек, что приводит к резкому ухудшению массо-габаритных показателей при по- .вышенной точности стабилизации. Ста10билизация выходного напряжения 3 осуществляется путем измерения величины напряжения основной гармонической составляющей выходного напряжения и запоминания этой величишл на

15 время следующего периода, в котором поступившее воздействие отрабатьгаается блоком управления. Таким образом возмущающее воздействие отрабатывается установкой, лишь через период

20 выходного напряжения, что приводит к существенному снижению быстродействия и точности стабилизации напряжения. Кроме того, задержка отработки возмущающего воздействия на

25 величину периода выходного напряжения неизбежно приводит к искажению формы выходного квазисинусоидального напряжения, т.е. ухудшению его гармонического состава, что имеет место,

30 например, при сбросе и набросе нагрузки при пусковых режимах.к недостакам преобразователей 4 - 8 следует отнести сравнительно низкое быстродействие стабилизации напряжения, вызванное необходимостью вьвделния основной гармоники выходного напряжения и использования ее для получения пропорционального ей напряжения, сравниваемого с эталонным напряжением, что-возможно только по окончании по меньшей мере одного периода выходного напряжения. Недостаком таких преобразовательных устройств являются также непостоянство гармонического состава выходного напряжения при регулировании в широки пределах его частоты или при изменении тока нагрузки. Изменение гармонического состава напряжения может быть недопустимо большим, например, для прецизионного многоскоростного частотно-регулируемого электропривода при пусковых режимах. Это обусловлено значительным влиянием формы кривой напряжения питания двигателя на величину колебаний мгновенной скорости вращения двигателя, являющейся одним из парс1метров такого привода. Применение на выходе системы фильтров для подавления высших гармоник и использование принципа слезкения за формой выходного сигнал также далеко не всегда целесообразно, так как в системе преобразователь - двигатель может возникнуть явление конденсаторного самовозбуждения, которое проявляется или в виде устойчивых автоколебаний, или в застревании двигателя на скорости, не соответствующей частоте напряжения питания/ что совершенно недопустимо .

Наиболее близким по технической сущности является устройство, содержащее суммирующий и инверторный блоки с управляемыми ключевьт1И элементами, блок управления,а также последовательно соединенные измерительный выпрямитель и аналого-цифровой блок 9,

Однако это устройство характеризуется недостаточно :дысоким быстродействием и точностью стабилизации, обуславливаемые задержкой отработки Ьозмущающего воздействия. Задержка эта объясняется тем, что возмур1ающие процессы конечны во времени, т.е, имеют определенную длительнйсть, а система стабилизации осущф:твляет поразрядное сравнение, выработку ошибки и преобразование ее в соответствующий диод, подаваемый на входы суммирующего блока. Таким образом, для отработки определенного возмущающего воздействия система должна совершить несколько циклов по контуру стабилизации, пока выработанный ею код не крмпенсирует возмущающее воздействие. Недостатком устройства является также непостоянство гармонического состава выходного напряжения в динамических режимах работы преобразователя, например, 5 при пусковых режимах, вызванное задержкой отработки возмущающего воздействия на часть периода выходного напряжения. Кроме того, данная структура, функционируя по принципу урав Q новешивания, может выходит за пределы области усто.йчивости, т.е. может быть структурно-неустойчивой.

Цель изобретения - повышение быстродействия и точности стабилизации Af при повышенном качестве выходного напряжения.

Поставленная цель достигается тем, что в схему преобразователя постоянного напряжения в переменное, содержащую последовательно соединенные суммирующий и инверторный блоки с управляемыми ключевыми элементами, блок управления этими ключевыми элементами, а также последовательно соединенные измерительный выпрямитель,

5 входом подключенный к выходу инвер- . торного блока, и аналого-цифровой блок, причем суммирующий блок выполнен в виде М последовательно соединенных по выходу силовых ячеек, кажQ дая из которых представляет собой замкнутую цепь из последовательно включенных источника напряжения и двух ключевых элементов, силовые электроды одного из которых образуют выходы ячейки, введен цифровой сумматор-вычитатель с М выходами, одним из информационных входов под.., ключенный к выходу аналого-цифрового блока, другой его информационный вход соединен с выходом блока управления, а его. выходы связаны с М управляющими входами соответствующих ключевых элементов упомянутого суммирующего блока.

На фиг.1 приведена функциональная

5 блок-схема преобразователя; на

фиг.2 - пример реализации суммирующего блока; на фиг.З - пример реализации блока управления; на фиг.4 пример выполнения схемы сравнения ко0 дов; на фиг.З - пример реализации цифрового сумматора-вычитателя; на фиг.6 - эпюры напряжения, иллюстрирующие импульсы управления ключевым элементами К . - К . и Kij. - Кп,

J суммирующего блока.

Функциональная блокгсхема преобразователя (фиг.1) содержит блок управления 1, один из выходов которого связан с управляющими входами

0 инвертирующего блока 2, силовой суммирующий блок 3, выход которого соединен с силовым входом инвертора 2, последовательно соединенные измерительный выпрямитель 4 и.аналого-цифровой блок (АЦБ) 5, причем вход выпрямителя 4 подключен к выходу инвертора 2, а также цифровой сумматор-вычитатель 6 с М выходами, информационными входами подключенный к выходам блока управления 1 и АЦБ 5, а М выходами связанный с управляющими входами суммирующего блока 3. Выход инвертора 2 является выходо преобразователя. На цифровом выходе X блока управления 1 формируется двоичный параллельный многоразрядный код, в любой мсмент времени соответствую1ций величине аппроксимированной синусоиды. Однако величина выходного квазисинусоидального напряжения может и не соответствовать этому управляющему коду по причине, например, флук туации питающего напряжения. Преобразователь работает следующи образом. Квазисинусоидальное напряжение с выхода инвертора 2 после выпрямления в блоке 4 поступает на вход аналогоцифрового блока 5, где преобразуется в двоичный многоразрядный код Y. Код у соответствует величине реального выходного напряжения. Одновременно на выходе блока управления 1 формируется двоичный многоразрядный код Y, соответствующий требуемому выход ному напряжению. Коды X и Y поступают на входы цифрового сумматоравычитателя 6, который реализует опе рацию 2X-Y. На выходе сумматора-вычйтателя б формируется код, управля щий ключевыми элементами К -i-t - K/j. и Kf.i - Kij.v суммирующего блока (фиг.2). Например, при увеличении питающего напряжения, т.е. при увеличении выходного квазисинусоидального напряжения, код Y превысит код X на величину Y-X. Таким образом, для поддержания выходного напряжения неизменным необходимо из кода X вычесть Y-X, т.е. Х-{Ч-Х)X+X-Y 2X-Y. При уменьшении выходного напряже ния код Y меньше кода X на величину X-Y, т.е. для стабилизации необходи мо к коду X прибавить X-Y: X+(X-Y)X+X-Y 2X-Y. Таким образом, цифровой сумматор вычитатель, реализующий операцию X+X-Y 2X-Y, будучи установленным в цепи отрицательной обратной связи, обеспечивает стабилизацию выходного напряжения. Величины напряжений источников питания и, UQ, ..., суммирующе блоке выбираются пропорциональными весам двоичных разрядов управляющег кода. Блок управления 1 осуществляет формирование сигналов управления ра ботой силовых ключей суммирующего блока 3 и инвертора 2 в виде двоичного параллельного многоразрядного ода. Блок управления включает фиг.З) в себя задающий генератор 7, четчик длительности ступеней 8, рограммируемое з,апоминающее устройтво (ПЗУ) 9, реверсивный счетчик правления ключами, сумматора 10, риггер-(Т) управления реверсивным четчиком 11, триггер управления отой инвертора 12) схему сравнения одов 13, а также логические схемы , ИЛИ, НЕ, необходимые для функцио ирования блока управления, ПЗУ 9 соержит числа, записанные в двоичном оде, которые соответствуют длительостям ступеней выходного квазисиусоидального напряжения. В качестве ЗУ может использоваться микросхеа К505РР1 (программируемое постоянное запоминающее устройство) , обла. ающая возможностью стирания и хранения информации при отсутствии питания, или микросхема К505РЕЗ. Схема работает следующим образом. С момента времени, когда в счетчиках 8 и 10 записаны нулевые коды, а Т 11 находится в состоянии , на выходе ПЗУ установлен код, выбираемый по адресу О и соответствующий длительности нулевой ступени. С выхода генератора на счетный вход счетчика 8 непрерывно поступают импульсы опорной частоты. При наборе в счетчике 8 кода, соответствующего длительности первой ступени, сигнал с выхода схемы сравнения кодов 13 через открытую схему совпадения 14 поступает на суммирующий вход реверсивного счетчика 1. При этом изменяется его состояние на и обнуляется счетчик 8. Изменение состояния счетчика 10 вызывает изменение информации на выходе ПЗУ 9, которая теперь соответствует длительности первой ступени, а также вызывает включение источника U в сумматоре 3. Счетчик длительности ступеней 8 повторно заполняется импульсами генератора 7 до того момента, пока не произойдет набор кода, соответствующего длительности первой ступени, поступающего с ПЗУ 9. Аналогично происходит формирование управляющего кода реверсивного счетчика 10 для всех последующих ступеней первой четверти периода, за исключением верхней ступени. В ПЗУ записывается число, соответствующее половине длительности верхней ступени. При наборе этого кода в счетчике 8 импульс со схемы сравнения 13 переполняет реверсивный счетчик 10 (его состояние становится 000...0). Илпульс переполнения счетчика 10 с выхода +Р опрокидывает триггер 11 и задним фронтом через сборку 15 вычитает единицу из счетчика. Таким образом, после формирования первой половины верхней ступени выход схемы сравнения оказывается подключенным к вычитающему входу счетчика 10, а -его состояние определяется как 111...1, т.е. с выхода ПЗУ подается код, соответствующий длительности половины верхней ступени. При наборе в счетчике 8 кода, соответствующего половине верхней ступени, импульс с выхода схемы сравнения 13 поступает на ВЕзМитающий вход счетчика 10 и уменьшает его состояние на единицу и т.д. При переходе счетчика 10 через О происходит опрокидывание триггеров 11 и 12 и аналогично формируется отрицательная полуволна выходного напряжения. Триггер 12 предназначен для управления работой ключей инвертора 2.

Па фиг.4 представлен вариант исполнения схемы сравнения кодов 13 раэрядностБЮ Н с поразрядгмм сравнением.

Входиьлми сигналами й, А,, . . . , А д. / 1 и BQ , В , . . . , B|v. , этой схемы являются выходные сигналы триггера 8 и ПЗУ 9 соответственно.

На фиг.5 - пример схемной реализации цифрового сумматора-вычитателя 6. Индексами обозначены его выходные сигналы. Для выполнения операции 2X-V код X Х, Х,,,Х, X подается на входы схемы со сдвигом влево на один разряд, что соотв-етствует умножению кода X на два, а код поступает на входы сумматоров с инверсией С Oi соответствует вычитаю кода V . При этом на один из входов сумматора младшего разряда необходимо подавать сигнал логической единицы.

Алгоритмы переключения ключей К:,-К(. и блока 3 обеспечивают выходное многоступенчатое квазисинусоидальное напряжение U (фиг . 6) .

Использование новых блоков и связей выгодно отличает предлагаемый преобразователь от известного так как обеспечивают более высокие быстродействие и точность стабилизации выходного напряжения. Для отработки какого-либо возмущающего воздействия система должна совершить только один цикл по контуру стабилизации, что обеспечивает формирование кода, компенсирующего возмущение. Таким образом, данная система обеспечивает стаби изацию по мгновенному значению с более высокими быстродействием и точностью, что особенно ценно при отработке быстродействующих переходных процессов, режимах стабилизации выходного напряжения при изменении тока нагрузки в широких пределах, система является структурно-устойчи вой.

Предлагаемое решение обеспечивает более качествпнную стабильность гармоничоского состава выходного напряжения как в установившемся и динамическом режимах, так и при отработке переходных и быстротекущих возмущающих процессов за счет более высокого быстродействия системы, простоту схематической реализации преобразователя, а также возможность получения любой заданной формы выходного напряжения (включая постоянное) за счет наличия ПЗУ в блоке управлени|. При использовании преобразователя для питания синхронного микродвигателя типа ДСП-25 при регулировании частоты от 25 до 400 Гц и при наличии 4 суммирующих ключей в . суммирующем блоке коэффициент гармоник вьгходного напряжения поддерживается строго постоянным в установившемся переходных и пусковых режимах, и составляет 2,5%.

Указанные достоинства позволяют использовать предлагаемое устройство в прецизионном электроприводе, а также в качестве исполнительных органов автоматизированньлх систем управления.

Формула изобретения

Преобразователь постоянноЛэ напряжения в многоступенчатое квазисинусоидальное, содержащий последовательно соединенные суммирующий и инверторный блоки с управляемыми ключевыми элементами, блок управления этими ключевыми элементами, а также последовательно соединенные измерительный выпрямитель, входом подключенный к выходу инверторного блока, и аналого-цифровой блок, причем суммирующий блок выполнен в виде М последовательно соединенных по выходу силовых ячеек, каждая из которы { представляет собой замкнутую цепь из последовательно включенных источника напряжения и двух ключевых элементов, силовые электроды одного из которых образуют выходы ячейки,о т л и чающийс я тем,что,с целью повышения быстродействия и точности стабилизации при повышенном качестве выходного напряжения, в него введен цифровой сумматор-вычитатель с М выходами, одним из информационных входов подключенный к выходу аналогоцифрового блока, другой его информационный вход соединен с выходом бяока управления, а его выходы поразрядно связаны с М управляющими входами ключевых элементов упомянутого суммирующего блока.

Источники информации, принятые во внимание при экспертизе

1, Демченко Н.Н,, Исаков Ю.А. К вопросу построения привода повышенной точности для магнитного носите.пч . - BonpocFJ рсэлио-)лектроники . Сор, ОТ, 1974, внп. , с. 73-80.

2.Авторское свидетельство СССР I 505104, кл. И 02 М 7/48, 1971.

3.Егоров В.А., Кисляков Ю.В., Обухов С.Г. Регулирование и стабилизация выходного напряжения инвертора напряжения. В кн. Современные задачи преобразовательной техники Ч. 4, К., 1975. с. 157-165.

4.Патент США 3473039, кл. 307-11, 1969.

Ь. Патент СИЛ № 3697768, кл. 307-31, 1971.

6. Заявка Великобритании № 1288741

li 02 J 3/12, 1974 .

кл.

7.Заявка Франции W 2178806, кл. И 02 р 13-00, 1973.

8.Заявка ФРГ 5l3228, кл. И 02 р 13/20, 1974.

9.Авторское свидетельство СССР по заявке № 2703429/24-07,

кл. И 02 М 7/48, 1979.

Vft

t

ГKfi

tf,

г

Г

К инбертору

Ло