Удвоитель частоты следования импульсов Советский патент 1983 года по МПК H03K5/01 

Изобретение относиЛя к импульсно технике,в частности к устройствам умножения частоты следования импульсов и может быть использовано в устройствах автоматики и вычислительной техники.

Известен удвоитель частоты следования импульсов, содержащий элементы совпадения, инверторы, элемент задержки и элемент ИЛИ i .

Недостатком известного устройства является недостаточно высокая точность умножения.

Наиболее близким по технической сущности к предлагаемому является удвоитель частоты следования импульсов, содержащий элемент равнозначности, первый вход которого соединен с входной шиной непосредственно, а втлрой вход - через инверторы 2 .

Недостатком известного устройства является невысокая точность умножения из-за зависимости длительности и амплитуды выходных импульсов от временных параметров элементов задержки (инверторов), а следовательно, сильное влияние разброса временных параметров элементов задержки На стабильность работы удвоителя частоты, так как при малом времени задержки длительность и амплитуда выходных импульсов может оказаться нрдостаточ ной для нормальной работы последующих устройств. Для обеспечения нормальной работы удвоителя частоты в каждом конкретном случае приходится подбирать величину задержки, подбирая сами элементы задержки или их количество.

Цель изобретения - повышение точности умножения.

С этой целью в удвоитель частоты следовгшйя импульсов, содержащий инвертор, вход которого подкл ючен к входной шине, и элемент равнозначности , введены два триггера .и первый и второй элементы И, причем первые входы последних соединены соответственно с входом и выходом инвертера, вторые входы - с инверсными выходами соответственно второго и первого, триггеров, а выходы - с единичными входами соответственно первого и второго триггеров, прямые выходы которы

соединены с входами элемента равнозначности, а нулевые входы - соответственно с выходом и входом инвертора.

На фиг.1 представлена структурная схема устройства/ на фиг.2 - временные диаграмшы, поясняющие его работу.

Устройство содержит инвертор 1, элементы И 2 и 3, RS -триггеры 4 и 5, элемент б равнозначности.

Устройство работает следующим образом.

Входные импульсы (фиг.2а| поступают на вход инвертора 1, на вход элемента И 2 и на нулевой вход триггера 5. Положительным ф зонтом входного импульса триггер 5 устанавливается в нулевое состояние. Только после того, как триггер 5 установится в нулевое состояние, на входе элемента И 2 появится потенциал с инверсного выхода триггера 5 (фиг.2е), разре1чающий установку триггера 4 в единичное состояние. Триггер 4 устанавливается в единичное состояние передним фронтом импульса с выхода элемента И 2 {фиг.2Ь), Триггеры 4 устанавливается в нулевое состояние ,положительным фронтом импульса с выхода инвертора 1 (фиг.2 Б), что соответствует отрицательному фронту входных импульсов. Только после того, как триггер 4 установится в нулевое состояние, на входе элемента И 3 появится потенциал с инверсного выхода триггера 4 (фиг.2д), разрешающий ус-, тановку триггера 5 в единичное состояние. Триггер 5 устанавливается в единичное состояние передним фронтом импульсов с выхода элемента И 3 (фиг.2 г). .

С прямых выходов триггеров 4 и 5 импульсы поступают на элемент б, на выходе КОТ.ОРОГО получаются импульсы удвоенной частоты (фиг.2и). Стабильное формирование импульсов удвоенной частоты обеспечивается тем, что изменение состояния одного триггера происходит только после изменения состояния другого.

Использование предлагаемого изоб ретения позволит получить удвоитель частоты, обеспечивающий стабильность работы и не требукиий подбора элементов задержки.

УдаОИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержаний инвертор, вход, которого подключен к входной шине,и элемент равнозначности, о-т л и ч а ю m и и с я о тем, что, с цепью повы- . шени1| чности, в него вве:дены два и первый и второй элементы И, причей ервые входы последних соеяи- нены соответственно с входом и выходе инвертора, вторые входы - с инверсными выходами соответстэенно второго и первого триггеров, . а выхода - с единичными входами соответственно первого и втсчрого триггеров, пряною выходы КОТО1Я2Х соединены с входами элемента равнозначности, а нулевые вхощл - соответственно с выходом и входом инвертора. ffA/fffff 0fff.f