Устройство для сжатия информации Советский патент 1983 года по МПК G08C15/06 G08C19/28 

пятыми входами буферного блока памяти и первого регистра сдвига и четвертым входом второго регистра сдвига, выход которого соединен с четвертыми Ёходами первого сумматора и первого блока вычитания и вторым входом регистра начального отсчета, выход ре-, гистра начального ртсмета соединен с первыми входами второго и третьего блоков вычитания, вторыми в) второго и третьего сумматоров и вторым входом накопителя существенных от счетов, выход которого соединен с выходом устройства, пятые входы первого сумматора и первого блока вычитания объединены и подключены к третьему входу устройства, выход первого сумматора соединен с третьим входом второго блока сравнения и вторым входом второго блока вычитания, выход которого соединен с вторым входом первого блока деления, выход первого блока деления соединен с вторым входом ре- . гистра коэффициентов верхнего допуска, выход которого соединен с третьим входом первого блока укюжения, выход первого блока вычитания соединен с третьим входом третьего блока сравнения и вторым входом третьего блока вычитания, выход которого соединен с вторым входом второго блока деления, выход второго блока деления соединен с вторым входом регистра коэффициентов нижнего допуска, выход которого

соединен с третьим входом второго блока умножения, выход второго сумматора соединен с третьим входом первого блока сравнения и чертвертым

входом второго блока сравнения, выход которого соединен с третьим входом регистра коэффициентов верхнего допуска, выход третьего сумматора соединен с четвертыми входами первого блока сравнения и третье- го блока сравнения, выход которого соединен с третьим входом регистра коэффициентов нижнего допуска.

УСТРОЙСТВО ДЛЯ-СЖАТИЯ ИНФОРМАЦИИ, содержащее регистр начального отсчета, регистр коэффициентов верхнего допуска, регистр коэффициентов нижнего допуска, первый сумматор и счётчик тактов, отличающеес я тем, что, с целью повышения точности устройства, в него введены буферный блок памяти, накопитель существенных отсчетов, первый и второй регистры сдвига, блоки вычитания, блоки деления, блоки умножения, второй и третий сумматоры, блоки сравнения и программно-временной блок, первый вход буферного блока памяти подключен к первому вхдду устройства, выход - к первому входу первого регистра сдвига, выход которого соединен :с первыми входами второго регистра, первого блока вычитания, первого сумматора и первого блока сравнения, выход которого соединен с первым входом программно-временного блока, второй вход программно-временного блока подключен к второму входу устройства, первый выход - к вторым входам буферного блока памяти и первого регистра сдвига, второй выход программно-временного блока соединен с третьими входами первого регистра сдвига и буферного блока памяти и вторым входом второго регистра сдвига, третий выход - с четвертые входами первого регистра сдвига и буферного блока памяти, третьим входом второго регистра сдвига и первыми входами накопителя существенных отсчетов и регистра начальных отсчетов, четвертый, пятый и шестой выходы программно-временного блока соединены соответственно с пер-S вым,- вторым и третьим входами сметчика тактов, выход которого соединен с первыми входами блоков деления и блоков умножения, седьмой, восьмой и девятый выходы программно-временного .и блока соединены соответственно с пер-Т выми -входами регистра коэффициентов верхнего допуска и регистра коэффиD Ю DO циентов нижнего допуска, вторыми- входами первого сумматора и первого блока вычитания, и вторыки1 входами пер: 41 вого и второго блоков умножения, выходы которых соединены с первыми вхоэо дами соответственно второго и третьего сумматоров, десятый, одиннадцатый и двенадцатый выходы программно-временного блока соединены соответственно с вторым входом первого блока срав нения, первыми и.вторыми входами второго и третьего блоков сравнения, тринадцатый выход программно-временного блока соединен с третьим входа ми первого сумматора и первого блока вычитания, четырнадцатый выход - с

Изобретение относится к вычислительной технике и технике связи и предназначено для сжатия цифровой информации, передаваемой по различный каналам связи.

Известно устройство для сжатия телеметричёскрй информации, содержащее элементы И и ИЛИ, блок квантования и врёменйой дискретизации, интегратор, вычислители приращений и формирователи сигналов , 1 3

Недостатком устройства является большое время обработки, связанное с квантованием и временной дискретизацией сигналов.

Известно также устройство для сжатия цифровых радиотелеметрических данных, содержсйцее-входные регистры, вычитатели, сумматоры, дешифраторы знака, синхронизаторы, блок деления 1,2 3 .

Недостатком данного устройства является большая погрешность восстановления сигналов (порядка ). Это связано с тем, что в данном устройстее использовалась интерполяций нулевого порядка.

Наиболее близким к предлагаемому по технической сущности является быстродействующее устройство для сжатия цифровых данных на основе линейной экстраполяции, содержащее регистр начального отсчета, регистр верхнего допуска, регистр нижнего допуска, регистр приращения, сумматор, цифроаналоговые преобразователи верхнего и нижнего допусков, цифроаналоговый преобразователь приращений, измерители разности, счетчик числа тактов, блок -формирования опорного напряжения и устройство управления, причем вход устройства соединен со входом регистра начального отсчета и первым входом сумматора, выход сумматора подключен ко входам регистра верхнего допуска, регистра нижнего допуака и регистра приращения, выход регистра начального отсчета соединен со входом сумматора, выход регистра верхнего допуска соединен с вторым входом сумматора и входом цифроаналогового преобразователя верхнего допуска выход регистра нижнего допуска соединен с третьим входом сумматора и входом цифроаналогового преобразователя нижнего допуска, выход регистра при- ращения подключен ко входу цифроаналогового преобразователя приращений, выход цифроаналогового преобразователя верхнего допуска соединен с первым входом измерителя разности верхнего допуска, выход цифроаиалогового преобразователя нижнего допуска соединен с первым входом измерителя раз-jo ности нижнего допуска, выход цифроана логового преобразователя приращений соединен с вторыми входами измерителей разности верхнего и нижнего допусков, выход измерителя оазности верхнего допуска соединен с четвертым входом сумматора, чыход измерителя разности нижнего допуска соединен с пятым входом сумматора, синхронизатор, выход которого подключен к второму входу регистра начального отсчета, шестому входу сумматора и входу счетчика тактов, выход счетчика тактов соединен со входом блока формирования опорного напряжения, выход счетчика тактов соединен со входом блока формирования опорного напряжения, выход блока формирования опорного напряжения соединен со входами цифроаналоговых преобразователей верх него и нижнего допусков, выход сумматора подключен к выходу устройства ЗХ В устройстве с целью повышения быстродействия используются цифроаналоговые преобразователи, что является достоинством устройства с этой точки зрения, но аналоговые вычислительные устройства обладают.большой погрешностью вычислений. В данном устройстве производится умножение сигнала на опорное напряжение в аналоговой форме Тем самым повышается погрешность восстановления сигнала и снижается точность устройства. (Вместо oжидae tt.lx 1-3 погрешности восстановления си1- нала получаем ). Целью изобретения является повышение точности устройства для сжатия информации. Поставленная цель достигается тем, 50 что в устройство для сжатия информации, содержащее регистр начального от счета, регистр коэффициентов верхнего допуска, регистр коэффициентов нижнего допуска, первый сумматор и счетчик тактов, введены буферный блок памяти, накопитель существенных отсчетов, первый и второй регистры сдвига, блоки вычитания, блоки деления, блоки умножения, второй и третий сумматоры, блоки сравнения и программновременной блок, первый вход буферного блока памяти подключен к первому входу устройства, выход - к первому входу первого регистра сдвига, выход которого соединен с первыми входами второго регистра, первого блока вы55читания, первого сумматора и первого блока сравнения, выход которого соединен с первым входом nporpaMKWOвременного блока, второй вход программно-временного, блока подключен к второму входу устройства, первый выход - k вторым входам буферного блока памяти и первого регистра сдвига, второй выход программно-временного блока соединен с третьими входами первого регистра сдвига и буферного блока памяти и вторым входом второго регистра сдвига, третий выход - с четвертыми входами первого регистра сдвига и буферного блока памяти, третьим входом второго регистра сдвига и первыми входами накопителя существенных отсчетов и регистра начальных отсчетов, четвертый, пятый и шестой выходы программно-временного блока соединены соответственно с первым, вторым и третьим входами счетчика тактов, выход которюго соединен с первыми входами блоков деления и блоков, y woжения,. седьмой, восьмой и девятый выходы программно-временного блока соединены соответственно с первыми входами регистра- коэффициентов верх- него допуска и регистра коэффициентов нижнего допуска, вторымивходами первого сумматора и первого блока вычитания, и вторыми входами первого и второго блоков умножения, выходы которых соединены с первыми входами соответственно второго и третьего сумматоров, десятый, одиннадцатый и двенадцатый выходы программно-временного блока соединены соответственно с вторым входомпервого блока сравнения, первыми и вторыми входами второго и третьего блоков сравнения, тринадца ый выход программно-временного блока соединен с третьими входами первого первого блока вычитани. сумматора и четырнадцатый вмход - с пятыми входами буферного блока памяти и первого регистра сдвига и четвертым входом второго регистра сдвига, выхЬд которого соединен с четвертыми входами первого сумматора и первого блока вы10читания и вторым входом регистра начального отсчета, выход регистра начального отсчета соединен с первыми входами второго и третьего блоков вычитания , вторыми входами второго и третьего сумматоров и вторым входом накопителя существенных отсчетов, выход которого соединен с выходом устройства, пятые входы первого сумматора и первого блока вычитания объединены и подключены к третьему входу устройства, выход первого сумматора соединен с третьим входом второго блока сравнения и вторым входом второго блока вычитания, выход которого соединен с вторым входом первого блока деления, выход первого блока деления соединен с вторым входом регистра коэффициентов верхнего допуска, выход которого соединен с третьим входом первого блока умножения, выход первого блока вычитания соединен с третьим входом третьего блока сравнен ния и с вторым входом третьего блока вычитания, выход которого соединён с вторым входом второго блока деления, выход второго блока деления соединен с вторым входом регистра коэффициентов нижнего допуска, выход которого соединен с третьим входом второго блока умножения, выход второго сумматора соединен с третьим входом первого блока сравнения и четвертым входом второго блока сравнения, выход которого соединен с третьим входом регистра коэффициентов верхнего допуска, выход третьего сумматора соединен с четвертыми входами первого блока сравнения и третьего блока срав нения, выход которого соединен с третьим входом регистра коэффицентов нижнего допуска. Тем самым устройство производит преобразование в двоичной форме, что повышает точность. На чертеже представлена структур. ная схема устройства для сжатия информации. Устройство содержит регистр 1 начального отсчета, регистр 2 коэффициента верхнего допуска, регистр 3 коэффициента нижнего допуска, первый сумматор 4, счетчик 5 тактов, програ но-временной блок 6, буферный блок 7 памяти, накопитель 8 существенных от счетов, первый регистр 9 второй регистр 10, первый блок 11 вычитания, второй блок 12 вычитания, третий блок 13 вычитания, первый блок 1 8.6 деления, второй блок 15 деления, первый блок 16 умножения, второй блок 1 умножения, второй сумматор 18, третий сумматор 19, первый блок 20 сравнения, второй блок 21 сравнения, третий блок 22 сравнения. Устройство для сжатия информации работает по следующему алгоритму: 1.Запоминается нулевое значение функции YQ , 2.По приходу следующего значения функции определяются коэффициенты допуска: В Y, + fT- Yo п -(f - YO где п - номер отсчета функции с условием, что для Y п«0, т,е. ien; (f - значение апертуры сжатия. Примечание: значения функции Y поступают через постоянные промежутки времени. 3 Запоминаются значения коэффициентов допуска k. Вычисляются экстраполированные значения граничных значений функ -iH -В YO ) Yn+ К..{л-И).. - о 5. По приходу значения функции Y. проверяется условие Y,, vY,.,rYr а) если условие не выполняется, значение считается существенным, и предыдущее значение (Y) передается. того, в блок это значение запиается под индексом Y. Работа начинается сначала. б) если условие выполняется, то еделяются коэффициенты допуска к Yj YO К «j-j-p I/ YjVi - сГ- YO 6i Присваиваются значения Kft : К4 , . СГ) Yt, К„ : К , если ( -(f) Yj Kft : Kg , если Y +сГ) YfA Кц : К„, если , - Л . 7, Присваивается значение п:вп-ь1. ее работа повторяется с пункта 4. Устройство для сжатия информации отает следующим образом. .710 Сигнал Пуск поступает с пульта управления на вторбй вход блока 6 и запускает его. Блок 6 вырабатывает первый управляющий сигнал, который поступает на второй вход блока 7, на первый вход которого поступает сжимаемая информация с первого входа устройства. Первый управляющий сигнал поступает также на второй вход первого регистра 9. Тем самым содержимое выходного регистра блока 7 переписывается в первый регистр 9. Соответственно информация в блоке 7 сдеигается на одно слово. Через время, равное времени записи в регистр 9, блок 6 вырабатывает второй управляющий сигнал, который открывает входы сдвига блока 7, первого и второго регистров 9 и 10, производится сдвиг информации из блока 7 в первый регистр 9, а иа первого регистра 9 во второй регистр 10. Через время, равное времени записи в регистр 10, блок б вырабатывает третий управляющий сигнал, который поступает на первый вход (вход установки нуля) сметчика 5 тактов. Через время установки счетчика 5 в нулевое состояние блок 6 вырабатывает четвертый управляющий сигнал, который открывает входы сдвига блока 7. первого регистра 9, второго регистра 10, е(Гистра 1 начального отсчета и накопителя 8 существенных отсчетов. Производится сдвиг из блока 7 в первый регистр 9, из первого регистра 9 - во второй регистр 10, второго регистра ТО - в регистр 1 начального отсчета и згпись информации регистра 1 на-чального отсчета в накопитель 8 существенных отсчетов. Через время, равное времени записи в регистр,блок 6 вырабатывает пятый управляющий сигнал, который поступает на второй вход (счетный) счетчика 5 тактов и устанавливает его в состояние п . Через время, равное времени установления счетчика 5 в новое состояние, блок 6 вырабатывает шестой управляющий сигнал, который открывает вход первой комбинационной схемы, в состав которой входят первый сумматор k пер вый блок 11 вычитания, второй блок 12 вычитания, третий блок 3 вычитания, первый и второй блоки 14 и 15 деления где подсчитываются коэффициенты накло на. С выхода второго регистра 10 информация поступает на входы первого сумматора и первого блока 11 вычитания. Параллельно на пятые входы . этих блоков подается значение апертуры (Г с пульта управления. В сумм.аторе А происходит сложение Y с сГ , а в блоке вычитания 11 - вычисление по формуле (. Получаем cooTBeTCT-iвенно действительные верхнюю и нижнюю граничные точки функции У| , Затем полученные результаты поступают на вторые входы блоков 12 и 13 вычитания, на вторые входы которых поступает информация с регистра 1 начального отсчета. В этих блоках гфоисходит вычисление по формулам ) - YO и- (Ул -сО - Y coojBeTcTBeHHo, После этого информация со второго и третьего блоков вычитани я 12 и 13 поступает соответственно в блоки 1 и 15 деления, в которые также поступает информация со счетчика 5 тактов. В первом и втором блоках И и 15 деления происходит вычисление верхнего и нижнего коэффициентов допуска по формулам У- ) .. 1Пч П Через , равное времени вычисления коэффициентов допуска в комбинационной схеме, блок 6 вырабатывает седьмой управляющий сигнал, который открывет регистр 2 коэффициента верхнего допуска и регистр 3 коэффициента нижнего допуска. С блоком 1 и 15 деления верхний и. нижйий коэффициенты допуска записываются соответственно в регистры 2 3. Через время, равное времени записи в регистр, блок 6 вырабатывает восьмой управляющий сигнал, который поступает на счетный вход сметчика 5 тактов и устанавливает его в состояние п п+1. Через время, равное времени установки, вырабатывается девятый управляющий сигнал, который открывает входы блоков 16 и 17 умножения. Вторая комбинационная схема, состоящая из блоков 16 и 17 у№1ожения и сумматоров 18 и 19 производит вычисление экстраполированных гра ничных значений функции . . Информация с регистров 2 и 3 поступает соответственно в первый и второй блоки 16 и 17 умножения, где происходит вычисление по формулам Ь, (n+l) и Ь (п-И) Затем результаты умножения.поступают на первые входы второго и третьего сумматоров 18 и 19 соответственно, на вторые входы которых поступает

сигнал с регистра 1 начального отсчета. Во втором и третьем сумматорах 18 и 19 происходит вычисление по формулам

Yf - YO+ b и УД в Y, + bg, соответственно. Через время, равное подсчету граничных точек, блоком 6 : вырабатывается десятый управляющий сигнал, который открывает входы первого блока 20 сравнения. На третий вход первого блока 20 сравнения поступает информация от второго сумматора 18, на четвёртый вход - от третьего сумматора 19, на первый вход с первого регистра 9. Первый блок 20 сравнения производит сравнение действительной величины функции . с экстраполированными граничными точками. Через время, равное времение сравнения, сигнал с выхода первого блока 20 сравнения поступает на первый вход программно-временного блока 6, и, в случае прихода сигнала 1 блок 6 вырабатывает одиннадцатый уп равляющий сигнал, который открывает соответствующие входы первого сумматора, k и первого блока 11 вычитания. Этот управляющий сигнал находится на входах до появления сигнала на входах первого и второго блоков k и 15 деления. С задержкой, равной суммированию в первом сумматоре блок 6 вырабатывает двенадцатый управляющий сигнал, который открывает входы вто- рого и третьего блоков 21 и 22 оравнения. Информация с первого сумматора Ч поступает на третий вход второго блока 21 сравнения, а .информация с первого, блока 11 вычитания поступает на пятый вход третьего блока 22 .сравнения. Сравниваются соответственно действительные верхние и нижние граничные точки функции с экстраполированными граничными точками. Через время, равное времени сравнения, тринадцатый управляющий сигнал открывает выходы второго и третьего блоков 21 и 22 сравнения, сигналы с которых

.поступают с задержкой относительно вычисления коэффициентов допуска а первой комбинационной схеме на вторые входы регистров 2 и 3 коэффициентов допуска, открывая или не открывая, входы записи этих регистров. Тем самым, либо запоминается новый коэффициент допуска, либо остается старый. Через время, равное времени записи в регистрах, программно-временной блок 6 вырабатывает четырадцатый управляющий сигнал, который поступает на входы блока 7 первого и второго регистров 9 И10. Производится сдвиг из блока 7 в первый регистр 9 из первого регистра 9 во второй регистр 10.

На выходе устройства новый существенный отсчет отсутствует.

Через время, равное времени записи в регистрах 9 и 10, блок 6 вырабатывает восьмой управляющий сигнал. Таким образбм, цикл повторяется, начина с восьмого управляющего сигнала.

В случае прихода на программно-временной блок 6 сигнала О,.с первого блока 20 сравнения вырабатывается третий управляющий сигнал, т.е. цикл повторяется, начиная с третьего управляющего сигнала. После выполнения четвертого управляющего сигнала на выходе устройства появляется новый существенный отсчет.

Таким образом, предложенное устройство обеспечивает сжатие цифровой информации без дополнительных существенных ошибок, что повышает точность устройства и гарантирует ожидаемую погрешность при восстановлении сигнала

Применение аппаратных методов .второго порядка ускорения умножения и деления позволяет обеспечить насокое быстродействие предложенного устройства.

Предложенное устройство целесообразно использовать в адаптивных телеметрических системах, реализующих :жатие данных.