Логарифмический преобразователь Советский патент 1983 года по МПК G06F7/556 

Изобретение относится к автомати ке и.вычислительной технике и может найти применение при воспроизведении логарифмической функции от величины, заданных в виде частоты, интервалов времени либо чийпо им-. пульсов., : Известно устройство для воспроизведения логарифмической функции, содержащее сче.тчик, число-импульсный умножитель, элемент задержки, элемент ИЛИ и блок умножения С1. Недостатком известного устройства является узкий диапазон входных кодов, для которых вычисляется значение натурального логарифма. Наиболее-близким по технической сущности к предлагаемому является устройство, содерхсащее в режиме вычисления логарифмической фун-кции схему вычитания число-импульсных последовательностей, счетчик и число-импульсный умножитель 2. Недостатком известного устройства, является узкий диапазон изменения входных кодов, для которых вычисляется значение логарифмической функции. В данном устройстве функция логарифма восдроизводится для входных кодов, значениякоторых лежат в интервале Му„-2М,где Н емкость счетчика и счетчика-делителя число-импульсного умножителя. Цель изобретения - расширение ди апазона значений входных кодов. Поставленная цель достигается тем, что в логарифмический преобра зователь, содержащий число-импульсный умножитель, вход преобразователя соединен с первым информационным входом блока вычитания и с вхо дом первого счетчика, информационный выход которого подключен к управляющему входу число-импульсного умножителя, выход которого соединен с вторым инфopмaциoнны л входом бло ка вычитания, в него введены делитель частоты, счетчик результата, второй счетчик и триггер, прямой вы ход которого Соединен с управляющим входом блока вычитания, выход которого подключен к информацион ному входу делителя частоты, выход второго счетчика соединен с управляющим входом делителя частоты, вы ход которого подключен к входу сче чика результата и информационному входу число-импульсного уг 1ножителя выход переполнения первого счетчика соединен с вxoдcЯ второго счетчика и с прямым входом триггера. На чертеже приведена структурная схема предлагаемого устройства. Устройство содержит блок 1 вычитания, триггер 2, делитель 3 частоты счетчик 4 результата, число-импульс ный умножитель 5, первый и второй .счетчики 6 и 7, Перед началом работы триггер 2, делитель 3 частоты, счетчики 4, 6 и 7 и число-импульсный умножитель 5 находятся в нулевом состоянии. Пускай на вход устройства поступает поток импульсов, заданный в виде приращений dy . Поскольку блок 1 вычитания закрыт по управляющему , то импульсы поступают только на вход счетчика б. Если на вход счетчика 6 поступит -N.КР импульров, где К - основание системы счисления (для двоичного счетчика , для двоично-десятичного счетчика ) J р - число разрядов двоичного счетчика, либо число декад двоично-десятичного счетчика соответственно-, то счетчик.. 6 пере- / полнится и импульс переполнения включит триггер 2 в единичное положение. Следовательно, откроется блок 1 вычитания., а на управляющий вход делителя 3 частоты со стороны счетчика 7 поступит единица. i Поток импульсов с выхода блока 1 вычитания, заданный в виде приращений dy поступает на вход делителя 3 частоты. Делитель 3 частоты реализует функцию где dz - приращения на выходе делителя 3 частоты, п - число -переполнений счетчика 6, либо число импульсов, поступивших с выхода переполнения счетчика 6 на вход счетчика 7. Отметим, что конструктивное выполнение делителя 3 частоты может быть реализовано на схеме сравнения кодов и счетчике итераций. . Поскольку в данном случае п 1, то . Импульсы с выхода делителя 3 частоты поступают на вход счетчика 4 результата и на вход числоимпульсного умножителя 5. Приращения d (f на выходе число-импульсного умножителя 5 формируются в. соответствии с уравнением - Лб. КР или в данном случае для d - - КР Число-импульсный умножитель 5 представляет собой цифровой интегратор, реализующий функцию (3) и может быть выполнен в различных вариантах, например двоичном микросхемы типа SN7497, SN5497, К155ИЕ8, 133ИЕ8 (СССР) , 7497РС(ВНР) двоично-десятичном - SN74167(США), 74167РС (ВНР) и т.д. Импульсы с выхода число-импу ного умножителя 5 поступают на вход блока 1 Вычитания, первый вход которого подключен к входу устройства и входу счетчика б. 1 вычитания реализует алгоритм dx - d и конструктивно может быть выпо нено, например, на одном тригге и элементе И. Уравнение (2) с учетом (3) и в общем случае может быть запи в виде dz п КР V Nfc Для п . . (7 Учитывая, что для к: х , т 1 п 2 . N, 1 d х Х -К (8 к Подставив (8) в (7) получим dz -JiiК 5 КР - число, зафиксированно в счетчике 4 результа Таким образом, до второго пер полнения устройство воспроизводи функцию (10). При поступлении на вход устр ства числа -импульсов делитель 3 частоты будет реализо ,вать функцию а на вход счетчика 4 результата дет поступать приращение к dz „ „ь. ., die. (13) 2 -К Nfc Учитывая, что в это время в счетчике 6 будет фиксироваться число Jfix х-2-К Ь 2кР получим, что и в этом случае, кР dz - dx (15) Аналогично, для любого 1 число в счетчике 6 будет равно N X - п -кР (17) С учетом ( 6) получим. что для любого Ь число в счетчике равно 4 W Таким образом, предлагаемое устройство позволяет воспроизвести функцию логарифма для х 2-К Отметим, что.если число и отyльcoз представить в виде t, где fi - частота входных импульсов, i - время преобразования, то становится очевидным, что предлагаемое устройство пригодно для преобразования частотных или временных сигналов в широком диа пазоне изменения аргумента. Кроме того, в предлагаемом устройстве сохраняется такое ценное свойство известного устройства как обработка входных сигналов в реальном времени. Следовательно, устройство можно использовать в качестве и цифрового генератора логарифмической функции времени. Технико-экономическая эффективность предлагаемого устройства по сравнению с известным определяется широким диапазоном изменения аргумента, заданного в -виде числа импульсов, частоты либо .интервала времени. Кроме того, предлагаемое устройство для значений х 2-К будет иметь более высокую точность преобразования, чем в диапазоне к Х52К. Это объясняется тем, что в устройЪтве, как и,в базовом объекте, используются число-импульсные умножители, для которых характерна флуктуация частоты следования выходных импуль- , сов, ее можно уменьшить путем введения дополнительных делителей частоты на выходе блока вычитания, в этом случае погрешность флуктуации умень шается. Отсюда следует, что дополнительное введение делителя частоты пoзвoляeт наряду с расширением диапазона возможных значений аргумента, уменьшить погрешность преобразования.

ЛОГАРИФМИЧЕСКИЙ ПРЕОБРЛЗ6ВАТЕЛЬ, содержащий число-импульсный умножитель, вход преобразователя, соединен с первым информационным входом,блока вычитания и с входом первого, счетчика, информационный выход которого подключен к управляющему входу число-импульсного умножителя, выход которого соединен с вторым информационным входом блока вычитания, отличающийся тем, что, с целью расширения диапазона значений входных кодов, в него введены делитель частоты, счетчик результата, второй счетчик и триггер /1РЯМОЙ выход которого соединен с управлшо1цим входом блока вычитания, выход которого подключен к информационному входу делителя частоты, выход второго счетчика соединен с управляющим входом делителя частоты, выход которого подключен к входу счетчика результата и информационному входу число-импульсного умножителя, выход переполнения первого счетчика соединен с входом «торого счетчика и с прямым входом . триггера.